適用于寬帶寬輸入的TIADC誤差校準算法設計.pdf

1、隨著半導體制造工藝的進步，數(shù)字芯片上單片集成度更高，但對于模擬芯片模數(shù)轉(zhuǎn)換器（Analog-to-Digital Converter，ADC）的性能提升并不大，設計出高速高精度的模數(shù)轉(zhuǎn)換器顯得比較困難，而傳統(tǒng)的模數(shù)轉(zhuǎn)換器已經(jīng)不能滿足人們的需求。時間交織模數(shù)轉(zhuǎn)換器（Time-interleaved Aanlog-to-Digital Converter，TIADC）通過多個ADC并行采樣實現(xiàn)高速度，成為設計高速度模數(shù)轉(zhuǎn)換器的一種主流架構。

2、
　　時間交織模數(shù)轉(zhuǎn)換器通過多個通道并行采樣實現(xiàn)高速度，但由于工藝制造過程中存在工藝失配，嚴重影響了系統(tǒng)的性能。本文主要對通道間存在的三種誤差進行分析，針對失調(diào)誤差，本文提出了一種基于自適應迭代的校準算法，該算法通過LMS迭代來估計通道間的失調(diào)誤差，通過待校準通道輸出與參考通道輸出做差，實現(xiàn)誤差的補償;針對增益和采樣時間誤差，本文提出一種基于信號調(diào)制的校準算法，該算法利用信號調(diào)制基本原理使信號主頻點和雜散頻點位置互換并構建一個系數(shù)

3、使調(diào)制后主頻點能量幅值與調(diào)制前雜散頻點能量幅值相等，最后消除由增益和采樣時間誤差引入的雜散，通過改進算法中的微分器，實現(xiàn)算法對寬帶寬輸入信號的校準，即算法不受輸入信號頻率的限制。
　　為了驗證算法功能，本文搭建了4通道12bits200MHz的時間交織模數(shù)轉(zhuǎn)換器模型，在模型中加入三種誤差，當輸入信號的歸一化頻率(fin/fs)分別為0.0197、0.3227和0.8019時，經(jīng)過校準算法后，輸出數(shù)據(jù)的有效位數(shù)分別能達到11.65b