基于SOI的抗輻照結(jié)構(gòu)研究.pdf

1、隨著我國航天航空和軍事工業(yè)的高速發(fā)展，高可靠性電子元器件和集成電路在其中的重要性日漸突出，抗輻照設(shè)計(jì)的重要性越來越突出了。SOI(Silicon-on-Insulator）技術(shù)作為摩爾定律繼續(xù)推進(jìn)的重要方向之一，在誕生初期就在抗輻照方面具有得天獨(dú)厚的優(yōu)勢。本文主要研究了總劑量和單粒子輻射下的SOI器件特性，為進(jìn)一步設(shè)計(jì)抗輻照電路提供理論基礎(chǔ)，本文研究的主要內(nèi)容包括：
　　本研究基于Synopsys Sentaurus TCAD工具

2、，根據(jù)工程的需要，建立了TSMC130nm體硅CMOS器件結(jié)構(gòu)。根據(jù)該器件結(jié)構(gòu)構(gòu)建SOI NMOS器件模型,根據(jù)溝道耗盡情況可以把 SOI器件分成 FD（Fully-Depleted）SOI和 PD（Partially-Depleted）SOI兩種。其中對于PD SOI器件，采用了BTS（Body Tied Source）和H型柵兩種體接觸方式來抑制體效應(yīng)，對比了不同器件在輻照前的器件特性?；诳倓┝啃?yīng)，利用固定電荷模型對其進(jìn)行建模，

3、對構(gòu)建的器件結(jié)構(gòu)進(jìn)行總劑量輻照仿真。數(shù)值仿真結(jié)果表明在采用相同的源漏結(jié)構(gòu)時，在總劑量輻照以后 SOI器件泄漏電流明顯增大，跨導(dǎo)退化和閾值電壓漂移加重。仿真結(jié)果同時顯示了，在同樣的輻照條件下，F(xiàn)D SOI器件的閾值電壓退化更加明顯。對于PD SOI器件，采用 H型柵結(jié)構(gòu)不僅能夠有效的抑制體效應(yīng)提高器件跨導(dǎo)，而且能夠提高PD SOI器件的抗輻照能力。同樣，BTS結(jié)構(gòu)在一定程度上提高器件的抗總劑量輻照能力。利用Sentaurus中的單粒子模型

4、，研究了重粒子入射對不同結(jié)構(gòu)的SOI器件的物理過程。研究不同因素對單粒子效應(yīng)的影響，包括了單粒子入射位置、單粒子入射角度、漏端電壓大小、體接觸方式、總劑量效應(yīng)等對單粒子瞬態(tài)電流的影響。通過器件仿真，對漏斗電荷模型進(jìn)行了研究。結(jié)果顯示，相對于體硅器件，SOI器件的漏極電流更低，漏極收集的電荷也相應(yīng)降低，尤其是FD SOI器件，抗單粒子效應(yīng)能力明細(xì)提高了。在電路應(yīng)用中，考慮到空間輻射的復(fù)雜性，在電路設(shè)計(jì)時需要需要同時考慮總劑量和單粒子輻射。