基于多核DSP的實(shí)時(shí)雷達(dá)信號(hào)處理平臺(tái)設(shè)計(jì).pdf

1、隨著實(shí)時(shí)雷達(dá)信號(hào)處理系統(tǒng)對(duì)運(yùn)算能力、處理速度、數(shù)據(jù)吞吐量和工作環(huán)境等方面需求的不斷提高,傳統(tǒng)的信號(hào)處理平臺(tái)已無法滿足技術(shù)發(fā)展和項(xiàng)目設(shè)計(jì)的需求。本文在此背景下提出了一種以一片高性能FPGA、四片多核DSP和VPX標(biāo)準(zhǔn)總線為基本架構(gòu)的實(shí)時(shí)雷達(dá)信號(hào)處理平臺(tái)的設(shè)計(jì)方案。
　　本文針對(duì)雷達(dá)信號(hào)處理系統(tǒng)高精度、高分辨率的特點(diǎn),首先,綜合分析了系統(tǒng)在處理能力、數(shù)據(jù)傳輸速率等方面的具體需求,對(duì)高性能FPGA和多核DSP進(jìn)行了芯片選型,并給出了信號(hào)

2、處理平臺(tái)的整個(gè)設(shè)計(jì)框架;其次,詳細(xì)描述了信號(hào)處理平臺(tái)的電源模塊、時(shí)鐘模塊以及核心處理器的外圍設(shè)備模塊的設(shè)計(jì)思路、原理和硬件設(shè)計(jì)方法;然后,主要研究了高速串行接口SRIO、PCIe、Hyperlink和千兆以太網(wǎng)的基本工作原理及具體的實(shí)現(xiàn)方法,并對(duì)這些接口進(jìn)行了穩(wěn)定性及傳輸速率的實(shí)際測試;最后,具體闡述了多核DSP芯片的引導(dǎo)加載方式,結(jié)合實(shí)際應(yīng)用需求設(shè)計(jì)了SPI引導(dǎo)加載的實(shí)現(xiàn)方式,并在此基礎(chǔ)上給出了二次引導(dǎo)加載、多模式引導(dǎo)加載和多核啟動(dòng)引