

已閱讀1頁,還剩69頁未讀, 繼續(xù)免費閱讀
版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、目前,自旋轉移力矩隨機訪問存儲器(spin-transfer torque random access memory, STT-RAM)因為具有可擴展性良好,存儲密度高和靜態(tài)功耗低等多種優(yōu)良特性,被認為是最有潛力替代SRAM緩存的存儲器。一個STT-RAM單元的面積僅有 SRAM的1/3到1/9,在相同的面積下能夠實現(xiàn)遠大于 SRAM容量的STT-RAM緩存,有效提高處理器系統(tǒng)的性能。然而,STT-RAM也存在一些缺陷,比如長寫延遲和高
2、寫功耗,嚴重制約了其作為緩存時的性能表現(xiàn)。為了解決該問題,我們考慮改變STT-RAM的數(shù)據(jù)保持時間來得到不同的寫性能,并提出基于多種不同保持時間STT-RAM單元搭建完整的STT-RAM緩存層級架構。對于最高層級緩存(L1緩存),我們使用低保持時間的STT-RAM單元,其優(yōu)異的寫性能可以滿足較高層級的性能要求,經(jīng)過測試,本文提出的L1緩存性能與常規(guī)SRAM緩存相同,而能耗只有其57.8%;對于較低層級緩存,本文提出基于多種不同保持時間的
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 多級STT-RAM緩存的優(yōu)化策略.pdf
- 一種基于STT-RAM的高速緩存設計.pdf
- 千兆網(wǎng)絡協(xié)議處理器的緩存管理單元的設計.pdf
- 信源處理器流媒體緩存的設計與實現(xiàn).pdf
- 高性能微處理器中緩存器(CACHE)的后端設計.pdf
- 基于雙處理器的饋線終端單元的設計.pdf
- 雙核處理器多級Cache的研究.pdf
- 基于VMM的多核處理器共享緩存的研究與驗證.pdf
- 64位微處理器中數(shù)據(jù)緩存的設計與實現(xiàn).pdf
- 基于并行多處理單元的數(shù)字信號處理器設計研究.pdf
- 網(wǎng)絡處理器中處理單元的設計與實現(xiàn).pdf
- 嵌入式處理器中高速緩存的研究與設計.pdf
- 基于fpga的微處理器設計
- 基于Alpha的分簇超標量處理器IU單元的設計.pdf
- 片上多核處理器緩存子系統(tǒng)優(yōu)化的研究.pdf
- 基于FPGA的FFT處理器的設計.pdf
- 分片式處理器一級數(shù)據(jù)緩存的設計與優(yōu)化.pdf
- 可調溢出時間微處理器電源監(jiān)控芯片的設計.pdf
- PowerPC處理器整數(shù)運算單元的設計與實現(xiàn).pdf
- 基于Garfield處理器的稅控機系統(tǒng)設計.pdf
評論
0/150
提交評論