版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、近年來(lái),隨著網(wǎng)絡(luò)通信技術(shù)的飛速發(fā)展和主干網(wǎng)的快速部署,移動(dòng)互聯(lián)網(wǎng)、云計(jì)算、大數(shù)據(jù)和物聯(lián)網(wǎng)等“互聯(lián)網(wǎng)+”新型技術(shù)得到了爆炸式的發(fā)展。在信息化時(shí)代下,網(wǎng)絡(luò)數(shù)據(jù)的高速傳輸和信息安全已經(jīng)成為國(guó)家互聯(lián)網(wǎng)健康快速發(fā)展戰(zhàn)略中不可忽視的一部分。隨著100Gbps主干網(wǎng)的部署完成,采用軟硬結(jié)合方式實(shí)現(xiàn)的網(wǎng)絡(luò)協(xié)議處理器芯片逐漸替代傳統(tǒng)的網(wǎng)絡(luò)數(shù)據(jù)處理方案來(lái)滿足現(xiàn)階段地區(qū)或企業(yè)級(jí)的網(wǎng)絡(luò)處理帶寬需求。各種業(yè)務(wù)報(bào)文的快速處理和轉(zhuǎn)發(fā)對(duì)網(wǎng)絡(luò)協(xié)議處理器提出了較高的報(bào)文緩
2、存管理性能要求。采用硬件電路實(shí)現(xiàn)的緩存管理單元已經(jīng)成為高性能網(wǎng)絡(luò)協(xié)議處理器中必不可少的部分,具有十分重要的研究意義。
本文以國(guó)家核高基項(xiàng)目“千兆網(wǎng)絡(luò)協(xié)議處理器”為研究背景,提出了基于兩級(jí)FIFO的地址管理方式和分區(qū)式存儲(chǔ)緩存管理方式相結(jié)合的方案,實(shí)現(xiàn)了緩存管理單元(Buffer Management Unit,BMU)的硬件電路設(shè)計(jì)。緩存管理單元分為緩存標(biāo)號(hào)(Identity,ID)管理通道和緩存數(shù)據(jù)管理通道,兩個(gè)通道功能上相
3、互獨(dú)立,共用一個(gè)AXI總線的Master接口,以Burst方式去訪問(wèn)片外高達(dá)1GB的緩存空間,具有一定的時(shí)效性和創(chuàng)新性。緩存ID管理通道采用基于兩級(jí)FIFO的管理方式實(shí)現(xiàn)了緩存ID高效的申請(qǐng)釋放操作。緩存數(shù)據(jù)管理通道采用分區(qū)式存儲(chǔ)管理方式將片外緩存空間劃分為9種大小的緩存區(qū)間,提高了緩存空間的利用率。BMU采用動(dòng)態(tài)加權(quán)輪詢仲裁算法實(shí)現(xiàn)了多接口共享型緩存管理的功能。根據(jù)設(shè)計(jì)方案,本文對(duì)緩存管理單元進(jìn)行模塊劃分和結(jié)構(gòu)分析,并使用Verilo
4、g語(yǔ)言完成各模塊的RTL設(shè)計(jì)。
本文首先搭建功能驗(yàn)證平臺(tái),使用Synopsys公司的VCS和Verdi仿真工具進(jìn)行功能仿真,結(jié)果證明該單元能正確實(shí)現(xiàn)緩存ID的申請(qǐng)釋放功能和緩存數(shù)據(jù)的讀寫功能;然后使用SMIC65nm的工藝庫(kù)對(duì)設(shè)計(jì)進(jìn)行DC綜合,結(jié)果證明該單元能正常工作在400MHz的時(shí)鐘下;最后在Xilinx ML605型號(hào)的FPGA開(kāi)發(fā)板上進(jìn)行板級(jí)驗(yàn)證,結(jié)果證明該單元實(shí)現(xiàn)了緩存ID的亂序、高效管理,緩存數(shù)據(jù)的快速存儲(chǔ)和轉(zhuǎn)發(fā)功
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 千兆網(wǎng)絡(luò)協(xié)議處理器中快速查找匹配算法的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的網(wǎng)絡(luò)協(xié)議處理器設(shè)計(jì)及驗(yàn)證.pdf
- 基于FPGA的IP協(xié)議處理器.pdf
- 基于網(wǎng)絡(luò)處理器的協(xié)議處理單元數(shù)據(jù)平面規(guī)則匹配和負(fù)載均衡模塊的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于PCI的HDLC協(xié)議處理器的設(shè)計(jì)與優(yōu)化.pdf
- 1553B協(xié)議處理器的設(shè)計(jì)與驗(yàn)證.pdf
- 基于網(wǎng)絡(luò)處理器的千兆防火墻設(shè)計(jì)與實(shí)現(xiàn).pdf
- 1553B總線協(xié)議處理器IP核的研究與設(shè)計(jì).pdf
- 基于FPGA的IPv4-IPv6雙協(xié)議處理器的設(shè)計(jì).pdf
- 網(wǎng)絡(luò)處理器中處理單元的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于網(wǎng)絡(luò)處理器的千兆防火墻中NAT的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于多級(jí)保持時(shí)間STT-RAM單元的處理器緩存層級(jí)設(shè)計(jì).pdf
- 基于網(wǎng)絡(luò)處理器的千兆以太網(wǎng)流量監(jiān)測(cè)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于網(wǎng)絡(luò)處理器的千兆線速防火墻設(shè)計(jì)與性能分析.pdf
- 網(wǎng)絡(luò)處理器及其處理單元相關(guān)技術(shù)的研究.pdf
- 信源處理器流媒體緩存的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于網(wǎng)絡(luò)處理器的nat協(xié)議實(shí)現(xiàn)技術(shù)-
- 網(wǎng)絡(luò)協(xié)議處理芯片中碎片整理機(jī)制的設(shè)計(jì).pdf
- 高性能微處理器中緩存器(CACHE)的后端設(shè)計(jì).pdf
- 基于網(wǎng)絡(luò)處理器的網(wǎng)絡(luò)管理探針的設(shè)計(jì)與研究.pdf
評(píng)論
0/150
提交評(píng)論