千兆網(wǎng)絡(luò)協(xié)議處理器的緩存管理單元的設(shè)計.pdf

1、近年來，隨著網(wǎng)絡(luò)通信技術(shù)的飛速發(fā)展和主干網(wǎng)的快速部署，移動互聯(lián)網(wǎng)、云計算、大數(shù)據(jù)和物聯(lián)網(wǎng)等“互聯(lián)網(wǎng)+”新型技術(shù)得到了爆炸式的發(fā)展。在信息化時代下，網(wǎng)絡(luò)數(shù)據(jù)的高速傳輸和信息安全已經(jīng)成為國家互聯(lián)網(wǎng)健康快速發(fā)展戰(zhàn)略中不可忽視的一部分。隨著100Gbps主干網(wǎng)的部署完成，采用軟硬結(jié)合方式實現(xiàn)的網(wǎng)絡(luò)協(xié)議處理器芯片逐漸替代傳統(tǒng)的網(wǎng)絡(luò)數(shù)據(jù)處理方案來滿足現(xiàn)階段地區(qū)或企業(yè)級的網(wǎng)絡(luò)處理帶寬需求。各種業(yè)務(wù)報文的快速處理和轉(zhuǎn)發(fā)對網(wǎng)絡(luò)協(xié)議處理器提出了較高的報文緩

2、存管理性能要求。采用硬件電路實現(xiàn)的緩存管理單元已經(jīng)成為高性能網(wǎng)絡(luò)協(xié)議處理器中必不可少的部分，具有十分重要的研究意義。
　　本文以國家核高基項目“千兆網(wǎng)絡(luò)協(xié)議處理器”為研究背景，提出了基于兩級FIFO的地址管理方式和分區(qū)式存儲緩存管理方式相結(jié)合的方案，實現(xiàn)了緩存管理單元(Buffer Management Unit，BMU)的硬件電路設(shè)計。緩存管理單元分為緩存標(biāo)號(Identity，ID)管理通道和緩存數(shù)據(jù)管理通道，兩個通道功能上相

3、互獨(dú)立，共用一個AXI總線的Master接口，以Burst方式去訪問片外高達(dá)1GB的緩存空間，具有一定的時效性和創(chuàng)新性。緩存ID管理通道采用基于兩級FIFO的管理方式實現(xiàn)了緩存ID高效的申請釋放操作。緩存數(shù)據(jù)管理通道采用分區(qū)式存儲管理方式將片外緩存空間劃分為9種大小的緩存區(qū)間，提高了緩存空間的利用率。BMU采用動態(tài)加權(quán)輪詢仲裁算法實現(xiàn)了多接口共享型緩存管理的功能。根據(jù)設(shè)計方案，本文對緩存管理單元進(jìn)行模塊劃分和結(jié)構(gòu)分析，并使用Verilo

4、g語言完成各模塊的RTL設(shè)計。
　　本文首先搭建功能驗證平臺，使用Synopsys公司的VCS和Verdi仿真工具進(jìn)行功能仿真，結(jié)果證明該單元能正確實現(xiàn)緩存ID的申請釋放功能和緩存數(shù)據(jù)的讀寫功能;然后使用SMIC65nm的工藝庫對設(shè)計進(jìn)行DC綜合，結(jié)果證明該單元能正常工作在400MHz的時鐘下;最后在Xilinx ML605型號的FPGA開發(fā)板上進(jìn)行板級驗證，結(jié)果證明該單元實現(xiàn)了緩存ID的亂序、高效管理，緩存數(shù)據(jù)的快速存儲和轉(zhuǎn)發(fā)功