版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、在軍事與安全領域,由于無線信道帶寬受限于環(huán)境噪聲、頻帶復用、保密通信等一系列因素,低碼率數(shù)字語音編解碼器即聲碼器被廣泛使用。隨著語音碼率降低達到300~600bps,聲碼器算法由于計算復雜度上升使得實時處理性能需求達到數(shù)百甚至上千MIPS(Million Instruction Per Second,每秒百萬條指令),而其內存開銷也因為語音參數(shù)量化碼本數(shù)據(jù)的增加而超過了200kB,使得在嵌入式處理器上以較低工作頻率和較少片上內存實現(xiàn)低碼
2、率語音實時編解碼變得越來越多困難。另外,在作戰(zhàn)指揮通信和多人語音會議等實際應用場景中需要同時處理多路語音,成倍增長的性能和內存需求為處理器設計帶來了更大的挑戰(zhàn)。
面向特定應用,ASIP(Application Speciifc Instruction Processor,專用指令處理器)通過對指令集和流水線架構進行定制和優(yōu)化,可實現(xiàn)比GPP(General Purpose Processor,通用處理器)或通用DSP(Digi
3、tal Signal Processor,數(shù)字信號處理器)更高的執(zhí)行效率,同時又擁有ASIC(Application Speciifc Integrated Circuit,專用集成電路)所欠缺的可編程性和可配置性。而針對應用的并行執(zhí)行需求,基于異構眾核架構的處理器可實現(xiàn)較高的處理性能和功耗效率。因此,本文采用ASIP的設計方法對面向多通道低碼率MELPe(Enhanced Mixed Excitation Linear Predict
4、ion,增強型混合激勵線性預測)聲碼器應用的異構眾核處理器進行研究和實現(xiàn)。
本文首先通過定位聲碼器應用性能瓶頸制定了異構多核協(xié)同執(zhí)行策略,并對異構眾核處理器的性能加速比和功耗效率進行建模和研究。本文設計了一款面向多通道低碼率聲碼器應用的異構眾核ASIP,在NoC(Network on Chip,片上網(wǎng)絡)中集成了大小異構處理核和共享內存核。針對應用性能瓶頸,本文為處理核設計了一種專用ISE(Instruction Set Ex
5、tension,指令集擴展),可在單條指令內完成定點數(shù)計算與后處理,并且采用了一種“流水級跳躍”技術提升擴展指令執(zhí)行效率。另外,本文還提出一種嵌套循環(huán)加速技術,采用循環(huán)體自動計數(shù)和跳轉有效減少了處理核執(zhí)行循環(huán)運算的時間。然后,本文對面向NoC眾核處理器的核間通信問題進行研究。最后,本文基于SMIC40nm工藝完成了異構眾核ASIP的芯片實現(xiàn),并對應用進行移植和優(yōu)化,在較低工作頻率下實現(xiàn)了低碼率聲碼器應用在異構眾核ASIP上的實時處理。<
6、br> 本文對NoC眾核處理器的多核同步控制和核間數(shù)據(jù)傳輸這兩個核間通信關鍵問題進行了研究,并取得了如下技術創(chuàng)新。在多核同步控制方面,針對采用集中式鎖同步方案帶來的核間通信阻塞問題,本文提出了一種分布式排隊鎖同步技術。通過對取鎖隊列中不同處理核的同步控制單元進行分布式輪詢訪問,實現(xiàn)了排隊鎖的獲取與釋放。同步控制單元內采用FIFO存儲同步請求,通過本地輪詢減少了核間通信量。本文提出的鎖同步技術在處理核增加時依然具有較低的同步延遲。
7、> 本文針對以往柵欄同步方案不支持多柵欄并發(fā)執(zhí)行以及擴展性不高的問題,提出了一種基于PS(Packet Switching,包交換)和CS(Circuit Switching,電路交換)混合交換NoC的柵欄同步技術。當柵欄同步請求在PS子網(wǎng)絡中傳輸時,可同時在CS子網(wǎng)絡中建立專用通路減少傳輸延遲。通過在CS crossbar(交叉開關)中動態(tài)合并同步請求可有效減少核間通信量。該技術對比以往方案具有更低的同步延遲,并且支持并發(fā)柵欄的高效
8、執(zhí)行。
在核間數(shù)據(jù)傳輸方面,針對CS NoC專用通路建立時間過長導致通信效率下降的問題,本文提出了一種基于PS-CS混合交換NoC的低延遲核間DMA(Direct Memory Access,直接內存訪問)傳輸技術。當在PS子網(wǎng)絡中傳輸數(shù)據(jù)時,通過配置crossbar的雙向傳輸端口可在CS子網(wǎng)絡中建立部分專用通路。根據(jù)后續(xù)傳輸請求可動態(tài)延長通路,從而進一步減少數(shù)據(jù)傳輸延遲。當多個DMA傳輸并發(fā)執(zhí)行時,采用該技術可顯著提升核間數(shù)
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 低碼率語音編解碼技術的研究與實現(xiàn).pdf
- 多核處理器內部核間通信研究.pdf
- 面向Android應用的ARM多核處理器核間通信開銷建模.pdf
- 面向動態(tài)異構眾核處理器的任務調度研究.pdf
- 異構眾核處理器的設計與實現(xiàn).pdf
- 基于MMX的低碼率語音編解碼原理和算法的研究與實現(xiàn).pdf
- 低碼率音視頻編解碼技術.pdf
- 眾核處理器核級冗余拓撲重構算法研究.pdf
- 面向通信算法的處理器核功能部件的設計和實現(xiàn).pdf
- 基于處理器核分配方案的眾核處理器可靠性增強技術.pdf
- 面向可重構眾核處理器的子網(wǎng)劃分與廣播機制研究.pdf
- 面向眾核處理器訪存鏈路接口的fpga驗證
- 基于TILERA眾核處理器的實時高清轉碼器設計.pdf
- 多通道語音編解碼技術的研究與實現(xiàn).pdf
- 邏輯核動態(tài)可重構的眾核處理器體系結構.pdf
- 眾核處理器的訪存優(yōu)化及分析.pdf
- 嵌入式多核處理器核間通信方法的設計與實現(xiàn).pdf
- 基于DSP的低碼率視頻編解碼系統(tǒng)的研究與實現(xiàn).pdf
- 面向異構眾核處理器的圖像半色調化并行算法研究.pdf
- 眾核處理器自適應容錯技術研究.pdf
評論
0/150
提交評論