非遞歸數(shù)字濾波器(FIR)的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、在現(xiàn)代電子系統(tǒng)中，F(xiàn)IR數(shù)字濾波器以其良好的線性特性被廣泛使用，屬于數(shù)字信號(hào)處理的基本模塊之一。在工程實(shí)踐中，往往要求對(duì)信號(hào)處理要有實(shí)時(shí)性和靈活性，而已有的一些軟件和硬件實(shí)現(xiàn)方式則難以同時(shí)達(dá)到這兩方面的要求，面臨著很多挑戰(zhàn)，其中四個(gè)主要的問(wèn)題是:速度、設(shè)計(jì)規(guī)模、功耗和開(kāi)發(fā)周期。隨著可編程邏輯器件和EDA技術(shù)的發(fā)展，使用FPGA來(lái)實(shí)現(xiàn)FIR濾波器，既具有實(shí)時(shí)性，又兼顧了一定的靈活性，越來(lái)越多的電子工程師采用FPGA器件來(lái)實(shí)現(xiàn)FIR波器。<

2、br>　　 FIR數(shù)字濾波器被應(yīng)用廣泛，所以它的優(yōu)化設(shè)計(jì)一直受到廣大學(xué)者和工程人員的關(guān)注。
　　 本文對(duì)基于FPGA的FIR數(shù)字濾波器優(yōu)化實(shí)現(xiàn)進(jìn)行了研究。本論文所做的工作如下:
　　 1、學(xué)習(xí)和研究了采用分布式算法實(shí)現(xiàn)FIR數(shù)字濾波器的設(shè)計(jì)方法。提出了基于CSD編碼FIR濾波器的FPGA設(shè)計(jì)方案，來(lái)實(shí)現(xiàn)對(duì)數(shù)字濾波器的優(yōu)化。CSD編碼表示法具有三重值，可以降低非零元素的數(shù)量，在運(yùn)算中減少加法操作的次數(shù)，它的這種特性廣泛地

3、應(yīng)用于很多學(xué)科，特別是數(shù)字組合優(yōu)化，機(jī)器學(xué)習(xí)等領(lǐng)域。十多年來(lái)，CSD編碼一般被用在純數(shù)字領(lǐng)域，并沒(méi)有真正的涉及到硬件設(shè)計(jì)中，本文嘗試將其運(yùn)用到FIR數(shù)字濾波器硬件設(shè)計(jì)中，利用CSD編碼來(lái)優(yōu)化硬件設(shè)計(jì)。實(shí)驗(yàn)表明，該方法的應(yīng)用能提高FIR濾波器的運(yùn)行性能，達(dá)到減少資源、優(yōu)化面積的目的。
　　 2、采用了硬件描述語(yǔ)言和自頂向下的數(shù)字系統(tǒng)設(shè)計(jì)方法，利用FPGA器件進(jìn)行數(shù)字濾波器系統(tǒng)的設(shè)計(jì)，并針對(duì)乘法模塊中的溢出問(wèn)題提出解決方案。最后設(shè)計(jì)

4、FIR濾波器測(cè)試電路:以FIR濾波器電路為核心，A/D轉(zhuǎn)換電路、D/A轉(zhuǎn)換電路以及系統(tǒng)配置電路等。以話音信號(hào)作為輸入信號(hào)，進(jìn)行了實(shí)際濾波效果的測(cè)試。實(shí)驗(yàn)系統(tǒng)的測(cè)試結(jié)果表明，和傳統(tǒng)的數(shù)字濾波器相比較具有更好的實(shí)時(shí)性、準(zhǔn)確性、靈活性和實(shí)用性。
　　 3、FIR可重構(gòu)性設(shè)計(jì)。設(shè)計(jì)出一個(gè)FIR可重構(gòu)設(shè)計(jì)的重構(gòu)件。用戶可以在不了解CSD編碼機(jī)制的條件下，只需知道FIR的初始配置文件，就可以通過(guò)設(shè)計(jì)的重構(gòu)件來(lái)得到相應(yīng)的邏輯設(shè)計(jì)。