航跡片段規(guī)劃硬件協(xié)處理系統(tǒng)研究及其實(shí)現(xiàn).pdf

1、航跡規(guī)劃是伴隨著信息技術(shù)發(fā)展起來(lái)的高新技術(shù)，為提高航跡規(guī)劃系統(tǒng)的效率，一方面需要從算法著手，研究更加高效的航跡規(guī)劃算法；另一方面，通過(guò)機(jī)群、加速卡等硬件方面的投入，以并行方式進(jìn)行處理。算法方面，航跡片段規(guī)劃方法是一種新的方法；硬件方面，DSP 是一種高效的處理器。本文將以現(xiàn)有航跡片段規(guī)劃系統(tǒng)為基礎(chǔ)，結(jié)合以DSP 為處理器的板卡，在對(duì)算法及系統(tǒng)進(jìn)行修改后，使DSP作為協(xié)處理器并行地進(jìn)行航跡片段生成。
　　 論文首先分析了國(guó)內(nèi)外的研

2、究現(xiàn)狀，介紹了航跡規(guī)劃的主要思想及微處理器的發(fā)展，闡明了航跡規(guī)劃硬件加速系統(tǒng)研究的意義。
　　 接著介紹了航跡片段算法的主要思想及實(shí)現(xiàn)流程。航跡片段算法將待規(guī)劃空間劃分為獨(dú)立的子網(wǎng)格，通過(guò)FMM算法計(jì)算出各網(wǎng)格的出入口，結(jié)合地形高程圖及匹配區(qū)信息，再次通過(guò)FMM算法生成出入口間的可行航跡片段，在實(shí)時(shí)規(guī)劃中選取最優(yōu)的片段進(jìn)行組合。并分析了系統(tǒng)處理流程中的數(shù)據(jù)流。
　　 航跡規(guī)劃協(xié)處理部分主要由四個(gè)部分組成：DSP內(nèi)核、存儲(chǔ)

3、器、EDMA 及PCI接口。通過(guò)存儲(chǔ)組織及EDMA，對(duì)片內(nèi)RAM和片外SDRAM 進(jìn)行編址及管理。著重介紹了PCI總線協(xié)議及PCI 接口的工作模式，結(jié)合中斷實(shí)現(xiàn)協(xié)處理系統(tǒng)與上位機(jī)之間的數(shù)據(jù)傳輸。
　　 在實(shí)現(xiàn)簡(jiǎn)單的數(shù)據(jù)傳輸后，對(duì)上位機(jī)航跡規(guī)劃系統(tǒng)做出修改，并將航跡片段生成部分的代碼進(jìn)行剝離、修改，將其移植到以DSP 為處理器的協(xié)處理系統(tǒng)上。在對(duì)數(shù)據(jù)結(jié)構(gòu)及軟件模塊進(jìn)行修改后，結(jié)合中斷機(jī)制及PCI 接口實(shí)現(xiàn)協(xié)處理系統(tǒng)與上位機(jī)系統(tǒng)的通