CMOS數(shù)字電路的電路級抗輻射加固方法研究.pdf_第1頁
已閱讀1頁,還剩66頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、進入21世紀后,在存儲電路、時序單元和組合電路中發(fā)生單粒子效應(yīng)(包括單粒子翻轉(zhuǎn)和單粒子瞬態(tài))的可能性繼續(xù)增加。事實上,對集成電路工業(yè)界來說,單粒子問題已經(jīng)是產(chǎn)品可靠性問題中的重要衡量方面。單粒子效應(yīng)造成的軟錯誤是航天器失效的重要原因,是影響集成電路可靠性的重要挑戰(zhàn)。所以,設(shè)計有效抗輻射的集成電路變得愈發(fā)重要。一般來說,集成電路的抗輻射加固的方法可以分為三類:從系統(tǒng)層面進行加固,從器件/工藝級進行加固以及從電路級進行加固。本文以提高CMO

2、S數(shù)字電路的抗輻射能力為出發(fā)點,針對CMOS數(shù)字電路中出現(xiàn)的軟錯誤,對電路級的抗輻射加固技術(shù)進行了深入研究。
  本文在分析了單粒子效應(yīng)的機理,單粒子效應(yīng)對集成電路的影響,以及單粒子效應(yīng)建模的基礎(chǔ)上,總結(jié)了各種常見的電路級抗輻射加固技術(shù)。本文綜述了相關(guān)的經(jīng)典抗SEU/SET加固鎖存器,并針對已有加固鎖存器的不足之處,提出了一種低功耗容忍軟錯誤鎖存器(LPSET)。
  LPSET鎖存器在電路內(nèi)部構(gòu)造時間冗余電路,不但可以過濾

3、上游組合邏輯傳播過來的SET脈沖,而且對SEU完全免疫,能夠很好地提高CMOS數(shù)字電路的抗輻射能力。其輸出節(jié)點不會因為高能粒子轟擊而進入高阻態(tài),所以LPSET鎖存器能夠適用于門控時鐘電路?;赟MIC40nm CMOS工藝庫,使用HSPICE仿真軟件對LPSET鎖存器進行了故障注入實驗,實驗結(jié)果表明,LPSET鎖存器能完全容忍SEU且能夠很好的過濾從組合邏輯傳過來的SET。與同類的加固鎖存器相比,該文結(jié)構(gòu)僅僅增加13.4%的平均延時,使

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論