基于快速卷積算法的低復(fù)雜度并行FIR濾波器的研究與實(shí)現(xiàn).pdf

1、有限脈沖響應(yīng)(Finite Impulse Response,FIR)濾波器具有良好的線性相位特性以及必然穩(wěn)定的特點(diǎn),因此它被廣泛地運(yùn)用到視頻和圖像處理,無線通信等多個領(lǐng)域。在高速的衛(wèi)星接收機(jī),4G移動通信等系統(tǒng)中對FIR濾波器的數(shù)據(jù)吞吐率要求越來越高,而在諸如移動電話,手持終端醫(yī)療設(shè)備等領(lǐng)域則對 FIR濾波器的功耗有著嚴(yán)格的要求。并行技術(shù)即可用來增加 FIR濾波器的吞吐率,又可以用來降低功耗,但其硬件資源會隨著并行度線性地增長,這大大

2、降低了并行 FIR濾波器的可實(shí)現(xiàn)性和運(yùn)用價值。本文將圍繞低復(fù)雜度并行FIR濾波器的設(shè)計展開研究。
　　首先,本文對近年國內(nèi)外低復(fù)雜度并行濾波器的設(shè)計方法進(jìn)行歸類整理,對比了已有的并行FIR濾波器結(jié)構(gòu)級設(shè)計算法的優(yōu)缺點(diǎn)。
　　其次,基于快速卷積算法,本文提出一種改進(jìn)的并行 FIR濾波器結(jié)構(gòu),該結(jié)構(gòu)利用快速卷積算法來減少子濾波器個數(shù),同時讓盡可能多的子濾波器具有對稱系數(shù),然后利用系數(shù)對稱的特性來降低子濾波器模塊中乘法器的數(shù)量。相

3、比已有的并行 FIR結(jié)構(gòu),提出結(jié)構(gòu)可以進(jìn)一步節(jié)省硬件資源,尤其在濾波器抽頭數(shù)較大的時候。具體地,對一個4并行144抽頭的FIR濾波器,提出結(jié)構(gòu)比ISCA結(jié)構(gòu)多消耗11個加法器,卻節(jié)省了36個乘法器(14.3％);比改進(jìn)的FFA結(jié)構(gòu)節(jié)省了36個乘法器(14.3％),23個加法器(6.6％)和35個延時單元(11.0％)。基于類似的思路,本文還提出了一種改進(jìn)的多相抽取結(jié)構(gòu),通過在矩陣表達(dá)式中引入一個前置矩陣來得到改進(jìn)的多相結(jié)構(gòu),改進(jìn)結(jié)構(gòu)比傳

4、統(tǒng)的多相結(jié)構(gòu)節(jié)省近一半的乘法器資源。
　　最后,為了驗(yàn)證提出結(jié)構(gòu)的硬件可行性,本文選擇FPGA作為硬件實(shí)現(xiàn)平臺。將改進(jìn)的結(jié)構(gòu)和已有的結(jié)構(gòu)在 FPGA進(jìn)行實(shí)現(xiàn),并對比了它們的硬件資源,最大時鐘頻率,功耗以及有限字長性能。相對已有的并行 FIR結(jié)構(gòu),提出結(jié)構(gòu)在部分并行度下有限字長性能有一定下降,但可以節(jié)省較多的硬件資源,且功耗也降低了。例如,對于一個4并行的72抽頭的FIR濾波器,提出結(jié)構(gòu)比ISCA結(jié)構(gòu)節(jié)省了72個硬件乘法器單元(14