基于FPGA的三相交流功率信號源的設計.pdf

1、近年，電子電力科技發(fā)展迅速，一個電子產(chǎn)品的開發(fā)往往需要一個性能優(yōu)異、安全可靠的信號源。但是目前的信號源一般價格昂貴，體積重量較大以及人機交互界面簡陋。因此本設計的目的旨在設計一種成本低、性能穩(wěn)定以及操作靈活簡單的三相交流信號源。
　　 本設計是基于Altera公司生產(chǎn)的一款FPGA芯片來進行設計和調(diào)試的，使用硬件描述語言來構(gòu)建正弦波形發(fā)生模塊，波形產(chǎn)生的主要依據(jù)是DDS技術，后面經(jīng)過數(shù)模轉(zhuǎn)換模塊將輸出的數(shù)字信號轉(zhuǎn)換為模擬信號，經(jīng)

2、過前置放大電路的預放大和調(diào)整，功率和電壓都會有所升高。在功率放大模塊上，通過嘗試改變傳統(tǒng)的功率放大的方法，主電路采用以高壓三極管為主的模擬電路，對電壓進行放大，同時實現(xiàn)大功率輸出，提升輸出端口的帶負載能力。人機交互界面通過一塊真彩觸摸屏來代替?zhèn)鹘y(tǒng)的輸入方式，使輸入方法更加簡單方便，科技含量提高。在系統(tǒng)中應用SOPC技術，根據(jù)設計要求，添加性能適中的CPU以及各種外圍接口器件，構(gòu)建NIOS嵌入式軟核，驅(qū)動電阻式觸摸屏控制芯片ADS7843