FPGA后端算法研究.pdf

1、FPGA是目前廣泛使用的一種可編程器件,隨著半導(dǎo)體工藝的迅速發(fā)展,FPGA芯片的結(jié)構(gòu)越來(lái)越復(fù)雜、規(guī)模越來(lái)越大,使得用戶(hù)在應(yīng)用FPGA設(shè)計(jì)電路時(shí)對(duì)計(jì)算機(jī)輔助設(shè)計(jì)工具的依賴(lài)越來(lái)越大,因此需要不斷對(duì)相應(yīng)的計(jì)算機(jī)輔助設(shè)計(jì)流程、算法及相關(guān)工具進(jìn)行改進(jìn)。當(dāng)前FPGA結(jié)構(gòu)不斷改進(jìn)及規(guī)模不斷擴(kuò)大,使得FPGA計(jì)算機(jī)輔助設(shè)計(jì)面臨許多新的挑戰(zhàn),本文著重研究與FPGA結(jié)構(gòu)及規(guī)模緊密相關(guān)的FPGA設(shè)計(jì)后端算法,分析當(dāng)前流行后端算法的研究狀況,概況其優(yōu)缺點(diǎn)并針對(duì)

2、當(dāng)前各個(gè)后端算法面臨的困難,提出相應(yīng)的改進(jìn)算法。
　　隨著可編程邏輯塊結(jié)構(gòu)越來(lái)越復(fù)雜,FPGA裝箱算法中用戶(hù)電路包含的可配置子電路種類(lèi)越來(lái)越多,如何開(kāi)發(fā)出適應(yīng)不同的、復(fù)雜的可編程邏輯塊結(jié)構(gòu)的裝箱算法成為當(dāng)前的難點(diǎn)。針對(duì)上述困難本文提出了一種基于CSP圖匹配的裝箱算法,該算法能根據(jù)描述文件匹配出用戶(hù)電路中符合條件的可配置子電路,并能根據(jù)描述文件中的相應(yīng)指令對(duì)用戶(hù)電路進(jìn)行改寫(xiě),實(shí)現(xiàn)對(duì)用戶(hù)電路的裝箱。實(shí)驗(yàn)表明該算法能靈活對(duì)復(fù)雜可編程邏輯

3、塊結(jié)構(gòu)進(jìn)行裝箱,且通過(guò)指定相應(yīng)電路優(yōu)化規(guī)則,用戶(hù)電路的邏輯塊數(shù)目減少了1.4％,布局布線后關(guān)鍵路徑延遲減少了6.1％
　　傳統(tǒng)的FPGA布局算法在處理不同粒度邏輯塊布局時(shí)尤顯不足,針對(duì)該情況本文提出了一種基于CSP問(wèn)題的布局算法,該算法將布局問(wèn)題映射到CSP問(wèn)題進(jìn)行求解,利用CSP問(wèn)題的求解方法能方便處理不同粒度邏輯塊的布局問(wèn)題,通過(guò)添加開(kāi)放式的成本函數(shù)及時(shí)序分析等手段,該算法能夠獲得質(zhì)量較高的初始布局,之后利用低溫退火布局算法優(yōu)