FPGA布局算法研究和優(yōu)化.pdf

1、FPGA因為其開發(fā)周期短、靈活性強等諸多優(yōu)點，已成為當今世界應(yīng)用最為廣泛的半導(dǎo)體器件之一。在FPGA EDA流程中，布局是非常重要的一個環(huán)節(jié)，通常使用模擬退火算法來求取一個近似最優(yōu)解。但在集成電路規(guī)模日益增大的當下，傳統(tǒng)的模擬退火算法在布局效率上越來越不能讓人滿意，而一些試圖提高布局效率的算法往往又導(dǎo)致布局質(zhì)量降低。
　　本文以傳統(tǒng)的模擬退火算法為基礎(chǔ)，提出一種改進型的布局算法，稱為超快速退火回火算法。該算法將超快速模擬重復(fù)退火和

2、模擬回火相結(jié)合，首先在高溫時利用超快速模擬重復(fù)退火溫度指數(shù)下降的特點，在進行短暫的高溫隨機過程后，立刻使算法進入到適合搜索全局最優(yōu)解的溫度，這樣就節(jié)省了大量時間，加速了算法的運行。隨后在低溫的過程中又引入模擬回火過程，這時候溫度被當作一個變量，在每一次溫度更新時，不僅可以下降，還可以保持不變，甚至可以上升到溫度序列的上一個溫度，這樣整個溫度序列就會被拉長，從而增加低溫階段的搜索，使得算法可以以更高的概率向全局最優(yōu)解收斂。這樣一個在高溫時