10位逐次逼近型ADC芯片設計.pdf

1、隨著電子計算機的廣泛應用,以及信息論,數(shù)字信號處理等新興科學的發(fā)展成熟,人們越來越多的需要將模擬信號向數(shù)字信號進行轉(zhuǎn)化,因而模數(shù)轉(zhuǎn)換(ADC)也就成為現(xiàn)代信號處理系統(tǒng)中非常重要的模塊,它是現(xiàn)實世界中模擬信號向數(shù)字信號轉(zhuǎn)換的橋梁,應用十分廣泛。針對不同的應用領域特點,模數(shù)轉(zhuǎn)換器可能會采用不同結(jié)構。隨著信號處理技術的飛速發(fā)展和模數(shù)轉(zhuǎn)換器應用領域的不斷擴大,人們對模數(shù)轉(zhuǎn)換器的速度、分辨率、功耗、信噪比、動態(tài)范圍等性能提出了更高的要求?，F(xiàn)代電子

2、系統(tǒng)中,模數(shù)轉(zhuǎn)換器(ADC)已經(jīng)成為一個相當重要的電路單元。很多控制類芯片(MCU)和信號處理芯片(DSP)都盡量在片內(nèi)集成模數(shù)轉(zhuǎn)換器。因此,基于嵌入應用的模數(shù)轉(zhuǎn)換器的設計對于實現(xiàn)單芯片系統(tǒng)是很有價值的。 本論文的研究內(nèi)容來自無錫芯豐半導體有限公司的HF1806項目,HF1806是基于增強的AVR RISC結(jié)構的低功耗8位CMOS微控制器,而在該項目中,需要用到10位精度的模數(shù)轉(zhuǎn)換器,該設計就是基于此項目而展開的,最后該設計要做

3、為嵌入式單元運用到HF1806項目中。在充分考慮到該ADC所要達到的功耗、采樣頻率等要求后,決定采用逐次逼近型ADC,因逐次逼近型的模數(shù)轉(zhuǎn)換器中只使用一個比較器,芯片占用的面積很小。在速度要求不高的場合,具有很高的性價比。 本論文就是設計一個10位的逐次逼近型的ADC,本設計的側(cè)重點是優(yōu)化內(nèi)部單元電路結(jié)構,以提高精度和轉(zhuǎn)換速率。作者基于0.35μm CMOS工藝,設計和實現(xiàn)了采樣頻率達3MHz,10位精度的逐次逼近型模數(shù)轉(zhuǎn)換器。