版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、本論文研究的主要內(nèi)容是有限域算術(shù)、橢圓曲線加密算法和有限域乘法器。橢圓曲線加密算法是目前提供了最短的密鑰長(zhǎng)度和最優(yōu)的每比特加密強(qiáng)度的公鑰加密算法。而橢圓曲線加密算法的性能取決于有限域運(yùn)算的速度,有限域乘法運(yùn)算又是有限域運(yùn)算中其他運(yùn)算的基礎(chǔ)。這使得有限域內(nèi)的快速運(yùn)算尤其是二元括域上的乘法運(yùn)算成為了近期的研究熱點(diǎn)。 本文的重點(diǎn)在于有限域乘法及有限域乘法器的算法設(shè)計(jì),尤其是由三項(xiàng)式及五項(xiàng)式生成的二元域??紤]到目前信息安全系統(tǒng)的有效性,
2、本文所提出的有限域乘法器結(jié)構(gòu)均為位并行乘法器。 本文基于移位多項(xiàng)式基底(SPB)及其弱共軛基底(WDB)的有限域乘法器結(jié)構(gòu)對(duì)有限域乘法器的設(shè)計(jì)實(shí)現(xiàn)進(jìn)行了研究。在由不可約三項(xiàng)式和不可約五項(xiàng)式構(gòu)建的有限域中,本文提出的架構(gòu)在相同的空間復(fù)雜度下有著目前最小的時(shí)間復(fù)雜度。而且,本文提出的乘法器結(jié)構(gòu)具有很高的規(guī)則性,大大降低了硬件電路設(shè)計(jì)者對(duì)數(shù)學(xué)知識(shí)的要求,為乘法器的快速設(shè)計(jì)實(shí)現(xiàn)提供了極為有利的條件。 進(jìn)一步的,通過(guò)verilog
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 素域上乘法器的FPGA設(shè)計(jì)與實(shí)現(xiàn).pdf
- 高性能有限域乘法器的研究與實(shí)現(xiàn).pdf
- XOR網(wǎng)絡(luò)功耗優(yōu)化及在有限域乘法器上的應(yīng)用.pdf
- 快速乘法器的設(shè)計(jì).pdf
- 一種高性能乘法器的設(shè)計(jì)與研究——43位浮點(diǎn)乘法器的設(shè)計(jì)與研究.pdf
- 基于HOL4的有限域乘法器的形式化研究.pdf
- 基于Verilog的數(shù)字乘法器和濾波器的優(yōu)化設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于fpga的乘法器設(shè)計(jì)
- 基于fpga的乘法器和除法器
- 余數(shù)系統(tǒng)模加法器與模乘法器設(shè)計(jì).pdf
- 高性能CPU中浮點(diǎn)乘法器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于優(yōu)化Booth算法實(shí)現(xiàn)的可配置18位乘法器硬核設(shè)計(jì)與驗(yàn)證.pdf
- 直接補(bǔ)碼陣列乘法器的設(shè)計(jì)原理
- 乘法器與調(diào)制器.pdf
- 原碼一位乘法器設(shè)計(jì)
- 組成原理課程設(shè)計(jì)報(bào)告-陣列乘法器的設(shè)計(jì)與實(shí)現(xiàn)
- 浮點(diǎn)32位并行乘法器設(shè)計(jì)與研究.pdf
- 高性能DSP中32位浮點(diǎn)乘法器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 模擬乘法器概述
- 8位乘法器畢業(yè)設(shè)計(jì)
評(píng)論
0/150
提交評(píng)論