版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、隨著集成電路技術(shù)的不斷發(fā)展,電路的功耗已經(jīng)成為集成電路設(shè)計過程中必須關(guān)注的問題之一。目前數(shù)字電路設(shè)計以 NOT/AND/OR門為基礎(chǔ)的Boolean邏輯實現(xiàn),并已建立了系統(tǒng)的自動設(shè)計方法。事實上大量的研究表明,相比于用傳統(tǒng) Boolean邏輯實現(xiàn)的電路,約一半的電路,如用基于 XOR/AND的Reed-Muller(RM)邏輯來實現(xiàn),可以實現(xiàn)電路面積的進一步優(yōu)化,并且 RM邏輯在可測試性方面具有明顯的優(yōu)勢。相比于 RM邏輯的面積優(yōu)化,涉
2、及 RM邏輯的功耗優(yōu)化要困難許多,這與RM邏輯對輸入信號的跳變十分敏感有關(guān)。本文將結(jié)合 RM邏輯電路特點,通過對目前國內(nèi)外 RM邏輯功耗估算方法及優(yōu)化方法分析,提出了基于信號跳變密度的功耗估算方法,并且將該方法應(yīng)用到有限域乘法器當中獲得了有效的驗證。論文主要包含以下三方面內(nèi)容:
1、提出新的二輸入 XOR門的信號跳變密度計算公式。對于 CMOS電路來說,功耗的絕大部分來源于動態(tài)功耗,而動態(tài)功耗的高低與單位時間內(nèi)節(jié)點電容的充放電
3、次數(shù)直接相關(guān)。在估算電路功耗的過程中,電路的開關(guān)活動性是估算功耗的重要指標,開關(guān)活動性的計算結(jié)果的準確程度將直接影響到功耗估算的準確性。本文通過隨機信號獲得信號的跳變密度的初始值,并推導出二輸入XOR門的信號跳變密度計算公式,同時也給出了實驗驗證的方法。
2、將 XOR網(wǎng)絡(luò)分解為多個二輸入 XOR門,并利用之前提出的二輸入XOR門的功耗估算方法實現(xiàn) XOR網(wǎng)絡(luò)的低功耗分解。并利用Modelsim軟件對分解后的XOR的信號跳變情
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 有限域乘法器的設(shè)計實現(xiàn)與優(yōu)化.pdf
- 高性能有限域乘法器的研究與實現(xiàn).pdf
- 素域上乘法器的FPGA設(shè)計與實現(xiàn).pdf
- 基于HOL4的有限域乘法器的形式化研究.pdf
- 模擬乘法器及其應(yīng)用
- 基于fpga的乘法器和除法器
- 快速乘法器的設(shè)計.pdf
- 可重構(gòu)高速低功耗流水線乘法器設(shè)計.pdf
- 基于0.35μmsige工藝的低功耗復數(shù)乘法器asic芯片設(shè)計
- 模擬乘法器概述
- 基于fpga的乘法器設(shè)計
- 低壓低功耗CMOS模擬乘法器研究與設(shè)計.pdf
- 直接補碼陣列乘法器的設(shè)計原理
- 應(yīng)用移位相加原理設(shè)計8位乘法器
- 乘法器與調(diào)制器.pdf
- 一種高性能乘法器的設(shè)計與研究——43位浮點乘法器的設(shè)計與研究.pdf
- 原碼一位乘法器設(shè)計
- 余數(shù)系統(tǒng)模加法器與模乘法器設(shè)計.pdf
- fpga乘法器畢業(yè)設(shè)計開題報告
- 8位乘法器畢業(yè)設(shè)計
評論
0/150
提交評論