基于AXI的SoC互聯(lián)結(jié)構(gòu)的設(shè)計(jì)與驗(yàn)證.pdf

1、隨著集成電路的發(fā)展和半導(dǎo)體工藝的進(jìn)步，基于IP核復(fù)用技術(shù)的片上系統(tǒng)(SoC)設(shè)計(jì)被越來越廣泛的運(yùn)用于各個(gè)領(lǐng)域。針對SoC中IP核的互連，傳統(tǒng)的總線結(jié)構(gòu)顯現(xiàn)出傳輸帶寬低、難以支持并行通信、地址空間有限等問題；IP核通信協(xié)議也常反映出難以實(shí)現(xiàn)低延時(shí)、高頻率、低功耗和靈活性等缺點(diǎn)。本文研究設(shè)計(jì)了一種基于AXI協(xié)議的SoC matrix互聯(lián)結(jié)構(gòu)，一方面能夠體現(xiàn)AXI協(xié)議的優(yōu)點(diǎn)，在點(diǎn)對點(diǎn)傳輸時(shí)實(shí)現(xiàn)低延時(shí)、高效率和高吞吐率的特點(diǎn)，另一方面避免了總線

2、結(jié)構(gòu)的一些不足之處，實(shí)現(xiàn)N-M并行通信，最后并對設(shè)計(jì)進(jìn)行功能驗(yàn)證。具體工作如下：
　　1.分析AXI傳輸過程與結(jié)構(gòu)特點(diǎn)，并結(jié)合系統(tǒng)并行通信的要求，設(shè)計(jì)出一種針對主設(shè)備的多數(shù)據(jù)緩存、針對目標(biāo)從設(shè)備的共享地址多數(shù)據(jù)緩存的拓?fù)浣Y(jié)構(gòu)，實(shí)現(xiàn)IP核與互連架構(gòu)模塊的基于AXI協(xié)議的outstanding傳輸、亂序訪問及N-M并行通信。
　　2.帶有仲裁配置寄存器，可通過相應(yīng)的握手協(xié)議對該寄存器進(jìn)行改寫，使SoC在不同的應(yīng)用場合下采用可定義

3、的仲裁優(yōu)先級實(shí)現(xiàn)更高效的通信。
　　3.設(shè)計(jì)帶AXI接口的SRAM控制器與AXI2APB Bridge，兩者作為從設(shè)備掛載在AXI互連架構(gòu)上，實(shí)現(xiàn)寫操作中地址與數(shù)據(jù)無先后差別的傳輸，并對模塊優(yōu)化。
　　4.搭建UVM驗(yàn)證平臺對模塊、部件進(jìn)行功能驗(yàn)證，編寫UVM中driver、monitor、sequencer、agent、reference model、scoreboard等組成部分，生成帶約束的隨機(jī)激勵，并對結(jié)果進(jìn)行自動檢