基于AXI的SoC互聯(lián)結(jié)構(gòu)的設計與驗證.pdf

1、隨著集成電路的發(fā)展和半導體工藝的進步，基于IP核復用技術的片上系統(tǒng)(SoC)設計被越來越廣泛的運用于各個領域。針對SoC中IP核的互連，傳統(tǒng)的總線結(jié)構(gòu)顯現(xiàn)出傳輸帶寬低、難以支持并行通信、地址空間有限等問題；IP核通信協(xié)議也常反映出難以實現(xiàn)低延時、高頻率、低功耗和靈活性等缺點。本文研究設計了一種基于AXI協(xié)議的SoC matrix互聯(lián)結(jié)構(gòu)，一方面能夠體現(xiàn)AXI協(xié)議的優(yōu)點，在點對點傳輸時實現(xiàn)低延時、高效率和高吞吐率的特點，另一方面避免了總線

2、結(jié)構(gòu)的一些不足之處，實現(xiàn)N-M并行通信，最后并對設計進行功能驗證。具體工作如下：
　　1.分析AXI傳輸過程與結(jié)構(gòu)特點，并結(jié)合系統(tǒng)并行通信的要求，設計出一種針對主設備的多數(shù)據(jù)緩存、針對目標從設備的共享地址多數(shù)據(jù)緩存的拓撲結(jié)構(gòu)，實現(xiàn)IP核與互連架構(gòu)模塊的基于AXI協(xié)議的outstanding傳輸、亂序訪問及N-M并行通信。
　　2.帶有仲裁配置寄存器，可通過相應的握手協(xié)議對該寄存器進行改寫，使SoC在不同的應用場合下采用可定義

3、的仲裁優(yōu)先級實現(xiàn)更高效的通信。
　　3.設計帶AXI接口的SRAM控制器與AXI2APB Bridge，兩者作為從設備掛載在AXI互連架構(gòu)上，實現(xiàn)寫操作中地址與數(shù)據(jù)無先后差別的傳輸，并對模塊優(yōu)化。
　　4.搭建UVM驗證平臺對模塊、部件進行功能驗證，編寫UVM中driver、monitor、sequencer、agent、reference model、scoreboard等組成部分，生成帶約束的隨機激勵，并對結(jié)果進行自動檢