基于SoC的IP軟核設(shè)計(jì)與驗(yàn)證.pdf

1、隨著集成電路產(chǎn)業(yè)的飛速發(fā)展，半導(dǎo)體工藝和EDA技術(shù)也日新月異，使得片上系統(tǒng)(SoC)的設(shè)計(jì)實(shí)現(xiàn)成為可能。隨著SoC規(guī)模的擴(kuò)大和復(fù)雜程度的不斷提高，作為SoC的重要設(shè)計(jì)方法——基于可復(fù)用IP核的系統(tǒng)集成技術(shù)在當(dāng)今大規(guī)模集成電路設(shè)計(jì)中越發(fā)凸顯重要。 對(duì)于一個(gè)片上系統(tǒng)(SoC)的設(shè)計(jì)工程來(lái)說(shuō)，如何根據(jù)系統(tǒng)功能劃分，如何選擇合適的IP核，如何對(duì)所選擇的IP進(jìn)行驗(yàn)證并集成到自己的SoC設(shè)計(jì)中去，都是很必須和挑戰(zhàn)的工作。 本論文詳細(xì)

2、研究了基于SoC的可復(fù)用IP軟核的設(shè)計(jì)和驗(yàn)證技術(shù)。在同步電路設(shè)計(jì)技術(shù)的基礎(chǔ)上提出了IP軟核規(guī)范化設(shè)計(jì)的具體方法：以Systemverilog語(yǔ)言的VMM(驗(yàn)證方法手冊(cè))為基礎(chǔ)，對(duì)基于SoC的IP軟核驗(yàn)證技術(shù)進(jìn)行了研究。 最后，在深入研究可復(fù)用IP軟核設(shè)計(jì)及驗(yàn)證方法的基礎(chǔ)上，結(jié)合實(shí)際項(xiàng)目需要，創(chuàng)新性的設(shè)計(jì)了基于AMBA總線(xiàn)協(xié)議的BIOSSIM(bios器件模擬)IP，對(duì)片上系統(tǒng)中的IP集成應(yīng)用技術(shù)進(jìn)行了有益的嘗試。并搭建了可復(fù)用的