低功耗藍(lán)牙HCI層的設(shè)計(jì).pdf

1、低功耗藍(lán)牙技術(shù)是最近幾年比較熱門(mén)的技術(shù)，憑借其工作時(shí)極低的功耗、超長(zhǎng)的連接距離等優(yōu)點(diǎn)而獲得廣泛的應(yīng)用。低功耗藍(lán)牙HCI層作為低功耗藍(lán)牙主機(jī)和控制器的接口，起著橋梁的作用，在低功耗藍(lán)牙中發(fā)揮著不可替代的作用，所以設(shè)計(jì)符合要求的低功耗藍(lán)牙HCI層具有重要意義。
　　本文設(shè)計(jì)了低功耗藍(lán)牙HCI層，包括低功耗設(shè)計(jì)與功能設(shè)計(jì)。功能方面，本論文根據(jù)低功耗藍(lán)牙HCI層協(xié)議，用Verilog HDL硬件描述語(yǔ)言設(shè)計(jì)符合協(xié)議要求的RTL級(jí)邏輯電路，

2、包括對(duì)命令數(shù)據(jù)處理模塊的設(shè)計(jì)與仿真，對(duì)事件數(shù)據(jù)處理模塊的設(shè)計(jì)與仿真，還有對(duì)異步連接邏輯數(shù)據(jù)處理模塊的設(shè)計(jì)與仿真。功耗方面，首先在系統(tǒng)層次上采用硬件電路來(lái)實(shí)現(xiàn)低功耗藍(lán)牙HCI層。固件工作時(shí)一般會(huì)長(zhǎng)時(shí)間的占用CPU并伴隨大量的I/O操作而導(dǎo)致較高的功耗，用硬件實(shí)現(xiàn)HCI層可以避免這種缺點(diǎn)，從而降低功耗。其次在體系結(jié)構(gòu)上對(duì)數(shù)據(jù)模塊采用時(shí)鐘門(mén)控和電源門(mén)控技術(shù)，在滿足功能與前后端時(shí)序的前提下，盡量降低系統(tǒng)的時(shí)鐘頻率，并且對(duì)關(guān)鍵路徑采用流水線技術(shù)來(lái)

3、加快數(shù)據(jù)的傳輸。這樣因降低了主時(shí)鐘頻率從而降低了時(shí)鐘樹(shù)的功耗，也因減少了數(shù)據(jù)處理時(shí)間而降低了功耗，并且關(guān)掉不工作模塊的時(shí)鐘和電源可以從根本上降低功耗。最后是對(duì)RTL級(jí)電路的設(shè)計(jì)。這里采用了多種低功耗優(yōu)化技術(shù)，比如多采用異步設(shè)計(jì)技術(shù)、細(xì)粒度門(mén)控技術(shù)、存儲(chǔ)器門(mén)控技術(shù)、行波計(jì)數(shù)器技術(shù)等方式來(lái)降低功耗。
　　論文的最后用FPGA驗(yàn)證設(shè)計(jì)的準(zhǔn)確性并用綜合軟件DC綜合來(lái)確定電路的資源消耗情況。結(jié)果表明，在8MHz系統(tǒng)時(shí)鐘的工作頻率下，本文所設(shè)