行為邏輯層上的SOC低功耗設(shè)計.pdf

1、SOC是現(xiàn)在和將來集成電路發(fā)展的主要方向,并將成為未來集成電路產(chǎn)業(yè)的主要支柱.隨著設(shè)計規(guī)模的急劇擴大,功耗成為電子產(chǎn)品的關(guān)鍵指標(biāo).低功耗已經(jīng)成為SOC設(shè)計的主要挑戰(zhàn).該文主要從可綜合的邏輯層以上的設(shè)計層次來進(jìn)行SOC低功耗設(shè)計方法論的研究,這些層次與工藝無關(guān),包括系統(tǒng)設(shè)計、軟件設(shè)計和可綜合邏輯設(shè)計層次.研究內(nèi)容主要關(guān)注于減少電路活動性的技術(shù)、參數(shù)化設(shè)計技術(shù)、動態(tài)電壓縮放技術(shù)和為衡量這些技術(shù)的效果而建立的軟硬件仿真環(huán)境.嵌入式處理器同時涉

2、及軟件設(shè)計層次和硬件設(shè)計層次,是SOC的核心.該文分析了處理器體系結(jié)構(gòu)對功耗的影響.并從減少電路活動性角度出發(fā),開發(fā)出減少指令cache功耗的預(yù)訪問技術(shù),以及減少數(shù)據(jù)cache功耗的基地址相關(guān)技術(shù).發(fā)展了門控時鐘理論,討論了門控時鐘對系統(tǒng)劃分的影響.IP集成已經(jīng)成為SoC的主要設(shè)計方法.不僅IP設(shè)計本身要實現(xiàn)低功耗設(shè)計,連接IP的總線結(jié)構(gòu)也是低功耗設(shè)計的考慮重點,集成在SOC內(nèi)部的電源管理IP通過對系統(tǒng)功耗模式提供硬件支持來降低功耗.動

3、態(tài)縮放技術(shù)進(jìn)一步通過降低工作電壓和時鐘頻率來節(jié)省了大量功耗,該文探討了其硬件設(shè)計方法.SOC面向的應(yīng)用非常廣泛,而且有專用化的趨勢,參數(shù)化設(shè)計方法可以在集成時根據(jù)應(yīng)用來剪裁IP.該文提出了參數(shù)自動配置機制,并利用該機制結(jié)合軟硬件仿真平臺對參數(shù)進(jìn)行鄰域搜索優(yōu)化.SOC中軟硬件的結(jié)合更加緊密.該文深入研究了軟件的低功耗技術(shù),并建立了軟件電源管理框架結(jié)構(gòu).提出了利用進(jìn)程的每一個活動周期來作為可預(yù)測的任務(wù)單元的思想和實現(xiàn)方法,從而得到比較精確的