CMOS工藝下基于過(guò)零檢測(cè)器的Pipeline ADC的設(shè)計(jì).pdf

1、模數(shù)轉(zhuǎn)換器,作為模擬和數(shù)字信號(hào)之間轉(zhuǎn)換的橋梁,是信號(hào)處理過(guò)程中不可缺少的設(shè)備。流水線型模數(shù)轉(zhuǎn)換器,由于其可以將功耗、速度、分辨率等方面之間的折衷做到最好,因此廣泛應(yīng)用于圖像處理、移動(dòng)通信、數(shù)字高清視頻、快速以太網(wǎng)等等領(lǐng)域中。
　　工藝尺寸和電源電壓的縮減,大大降低了數(shù)字電路的面積和功耗,但是同時(shí)也增加了模擬及模數(shù)混合電路設(shè)計(jì)的難度。傳統(tǒng)結(jié)構(gòu)的流水線型模數(shù)轉(zhuǎn)換器的設(shè)計(jì)瓶頸在于高增益大帶寬運(yùn)放的設(shè)計(jì)。該運(yùn)放功耗占系統(tǒng)功耗的比重較大,電

2、源利用效率比較低,并且運(yùn)放的輸入輸出信號(hào)范圍嚴(yán)重影響了系統(tǒng)的信號(hào)范圍和線性度。無(wú)運(yùn)放結(jié)構(gòu)的余量放大電路已成為模數(shù)轉(zhuǎn)換器設(shè)計(jì)領(lǐng)域一大熱點(diǎn)。
　　采用過(guò)零檢測(cè)器和電流源的結(jié)構(gòu),代替高增益大帶寬運(yùn)放的設(shè)計(jì),由于是開(kāi)環(huán)放大,并不需要穩(wěn)定的閉環(huán)反饋,可以降低系統(tǒng)功耗,擴(kuò)展信號(hào)的動(dòng)態(tài)范圍,同時(shí)大大減小工藝尺寸和電源電壓縮減給電路設(shè)計(jì)帶來(lái)的影響。
　　本文采用GSMC0.18um CMOS工藝,在1.8V電源電壓下,基于過(guò)零檢測(cè)的結(jié)構(gòu),設(shè)

3、計(jì)了一個(gè)10位,10MHz的流水線型模數(shù)轉(zhuǎn)換器。
　　出于功耗和速度的折衷,系統(tǒng)采用了無(wú)采樣保持(S/H-less)1.5bit/級(jí)的結(jié)構(gòu)來(lái)實(shí)現(xiàn)。整個(gè)系統(tǒng)共11級(jí)流水線,其中前十級(jí)產(chǎn)生數(shù)字輸出,最后一級(jí)作為前級(jí)的負(fù)載。全差分結(jié)構(gòu)設(shè)計(jì)中,為了減小單級(jí)失調(diào)和降低電源噪聲,采用帶 dummy結(jié)構(gòu)的電流源,提高了系統(tǒng)的線性度和共模抑制特性。過(guò)零檢測(cè)器采用預(yù)放大加緩沖的結(jié)構(gòu),對(duì)輸出波形進(jìn)行整形。最大采用1.5bit/級(jí)的流水線結(jié)構(gòu)和相同的級(jí)

4、間增益,降低了級(jí)間增益電路和數(shù)字校正電路設(shè)計(jì)的復(fù)雜性。除了模數(shù)轉(zhuǎn)換器核心電路模塊的設(shè)計(jì)外,還包括不交疊時(shí)鐘電路、基準(zhǔn)電壓和電流產(chǎn)生電路等等。整個(gè)系統(tǒng)的版圖在GSMC1P6M工藝下完成。
　　仿真結(jié)果表明,在10MHz的采樣頻率下,當(dāng)輸入信號(hào)頻率為1MHz的正弦波時(shí),模數(shù)轉(zhuǎn)換器的無(wú)雜散動(dòng)態(tài)范圍為66.39dB,有效位數(shù)達(dá)到8.57bit,差分非線性為1.36LSB,積分非線性為2.24LSB,電路的核心功耗為22.5mW。整個(gè)系統(tǒng)版