基于過采樣技術(shù)的Σ-Δ音頻ADC設(shè)計.pdf

1、本文采用TOP-DOWN正向設(shè)計方法，從定義規(guī)格-芯片定義-系統(tǒng)設(shè)計-具體模塊設(shè)計(電路設(shè)計/RTL代碼編寫)-電路仿真-版圖繪制至流片測試，最終完成16位∑-△音頻ADC的設(shè)計。∑-△調(diào)制器是∑-△ADC的核心部分，決定了整個轉(zhuǎn)換器所能達到的精度和帶寬。本文首先討論了∑-△ADC的基本工作原理，并對∑-△調(diào)制器原理、結(jié)構(gòu)進行了詳細的討論，并對調(diào)制器系統(tǒng)設(shè)計如調(diào)制器的體系結(jié)構(gòu)和參數(shù)的選取，結(jié)合性能要求和行為級仿真確定了三階單環(huán)路級聯(lián)全差

2、分開關(guān)電容實現(xiàn)、過采樣比為128、3bit(7級電平)量化的∑-△調(diào)制結(jié)構(gòu)。然后對調(diào)制器關(guān)鍵電路如采樣開關(guān)、運算放大器、CMFB電路、兩相非重疊時鐘產(chǎn)生電路、帶隙基準源、比較器、量化器等電路進行了較為詳細的討論并給出了相應(yīng)的電路和仿真結(jié)果。接下來是數(shù)字抽取濾波器的設(shè)計，包括CIC抽取濾波器、半帶濾波器、FIR濾波器等模塊的參數(shù)提取、具體實現(xiàn)方式等作了較為詳細的討論并給出了相應(yīng)的仿真結(jié)果和綜合結(jié)果。最后給出了芯片后端設(shè)計：利用Design

3、 Compiler進行電路綜合、利用Astro進行布局布線、利用PrimeTime進行靜態(tài)時序分析、利用NC Simulator進行后仿以及相應(yīng)的芯片測試(流片回來)。 最終，該芯片在TSMC采用1P/5M(單層多晶，5層金屬)，0.18um、N阱、CMOS標準工藝流片成功。整個芯片面積為1.20mm2，功耗為16.9mW，模擬電源為3.3V，數(shù)字電源為1.8V，當(dāng)在工作頻率為5.6448MHz，以128倍過采樣比，以44.1K