測試芯片設(shè)計中布線算法的研究與實現(xiàn).pdf

1、雖然超大規(guī)模集成電路產(chǎn)業(yè)在摩爾定律的指引下已經(jīng)步入納米時代甚至非常接近摩爾定律的盡頭了，但是它仍然在快速發(fā)展中。工藝節(jié)點的不斷減小導(dǎo)致復(fù)雜度隨之不斷攀升，設(shè)計規(guī)則也越來越復(fù)雜，這些前所未有的挑戰(zhàn)都需要我們有更高效的測試芯片來保證它們的成品率。目前的測試芯片規(guī)模正在迅速擴(kuò)大，并且隨著工藝節(jié)點達(dá)到16nm甚至更低時，許多新的工藝缺陷隨之產(chǎn)生，需求的測試結(jié)構(gòu)的數(shù)目越來越多，龐大數(shù)目的測試結(jié)構(gòu)的布線問題也就越來越復(fù)雜。
　　本文結(jié)合當(dāng)前測

2、試芯片設(shè)計技術(shù)的不斷發(fā)展，通過對最近的VLSI芯片布線技術(shù)的分析，提出了傳統(tǒng)測試芯片布線流程改進(jìn)后的新的布線新流程，這種新的布線流程中所具有的創(chuàng)新點在于:
　　1)對具體的點對間布線算法進(jìn)行了新的探索，提出了新的點對間布線算法。通過提出“自由節(jié)點”和“節(jié)點邊界”等新的概念，該算法通過節(jié)點邊界的擴(kuò)張來實現(xiàn)自由節(jié)點的轉(zhuǎn)移，從而快速地從源節(jié)點向目標(biāo)節(jié)點擴(kuò)散，大大提高了搜索效率。該算法既克服了傳統(tǒng)迷宮算法基于遍歷網(wǎng)格的復(fù)雜度高的缺點，也無

3、需在龐大的網(wǎng)格中搜索障礙構(gòu)造子圖。理論分析和多個實例驗證的結(jié)果表明，該算法可以很好地解決點對間的布線問題且復(fù)雜度較低。
　　2)將測試芯片中原有的單一算法的布線流程調(diào)整為多步驟多算法的綜合布線流程，把測試芯片布線問題拆分為全局布線和詳細(xì)布線兩個步驟，在每一步中使用模式布線、單調(diào)布線和新提出的點對間布線算法等多種技術(shù)進(jìn)行布線，將布線時間縮短到原來的15％-25％，對縮短測試芯片的整體設(shè)計周期起到了一定的作用。該布線流程的可靠性和實用