數(shù)?；旌闲盘?hào)(AMS)電路的可測(cè)試性設(shè)計(jì)研究.pdf

1、隨著集成電路的設(shè)計(jì)和制造工藝的迅速發(fā)展,尤其是多芯片組件(MCM)、高密度板上系統(tǒng)(SoB)和片上系統(tǒng)(SoC)等的出現(xiàn),混合信號(hào)電路的集成度越來越高,測(cè)試變得越來越復(fù)雜,已經(jīng)成為長期以來制約其發(fā)展的瓶頸。而可測(cè)試性設(shè)計(jì)(Design For Testability,DFT)是解決這一問題的主要手段,其中內(nèi)建自測(cè)試(Built-In Self-Test,BIST)以其有較高的故障覆蓋率和能完成自測(cè)試的優(yōu)點(diǎn)成為一種廣泛應(yīng)用的DFT技術(shù)。<

2、br>　　本文在深入研究BIST技術(shù)原理的基礎(chǔ)上,對(duì)混合信號(hào)電路的BIST結(jié)構(gòu)進(jìn)行了探索。針對(duì)數(shù)?；旌闲盘?hào)電路測(cè)試所面臨的困難,通過研究其電路的一般結(jié)構(gòu),提出一種基于數(shù)/模分塊的測(cè)試方法,并對(duì)混合電路的分塊方法進(jìn)行了討論。以此為基礎(chǔ),對(duì)于分塊后的數(shù)字電路,研究一種可重構(gòu)的BIST方法,重點(diǎn)討論了可重構(gòu)測(cè)試矢量生成器和響應(yīng)分析器在電路分塊測(cè)試方案中的復(fù)用問題。而對(duì)于模擬部分,研究了一種以方波信號(hào)作為測(cè)試激勵(lì),通過比較電路的響應(yīng)輸出波形變化

3、來診斷故障的模擬電路BIST方法,并重點(diǎn)對(duì)最佳測(cè)試矢量頻率和最小響應(yīng)輸出采樣點(diǎn)數(shù)的選取進(jìn)行了討論,此方法結(jié)構(gòu)簡(jiǎn)單,易于集成,減小了測(cè)試代價(jià)。最后,依據(jù)討論的數(shù)字電路和模擬電路BIST方法,完成對(duì)混合信號(hào)電路整體BIST方案的設(shè)計(jì),著重討論了其整體BIST控制器的設(shè)計(jì)和在整體BIST控制器控制下的測(cè)試矢量生成器和響應(yīng)分析器的復(fù)用問題。
　　仿真結(jié)果表明,整體BIST方案能夠較好地完成對(duì)設(shè)計(jì)的典型混合信號(hào)電路的測(cè)試?；跀?shù)/模分塊的測(cè)