基于FPGA的片上ADC-DAC模塊測試系統(tǒng)設計.pdf_第1頁
已閱讀1頁，還剩69頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、隨著集成電路制造工藝復雜度的不斷增高，芯片測試技術的難度和成本越來越大。為及時篩選出存在物理缺陷的芯片產品，半導體芯片制造商使用DFT（Designfor Testability）技術在ATE(Automatic Test Equipment)上對芯片產品進行流片后測試。SoC芯片上高速高精度ADC/DAC混合信號模塊的性能測試是芯片測試領域的一個難點，傳統(tǒng)的測試方法往往存在成本高、速度慢、自動化程度低等問題。
　　本課題在美滿電

2、子科技有限公司視頻芯片組開展，設計了一個基于FPGA的片上ADC/DAC模塊測試系統(tǒng)，目的是優(yōu)化其芯片產品片上ADC/DAC模塊的性能測試過程，降低測試成本，縮短測試時間，提高測試的自動化程度。本測試系統(tǒng)使用Altera FPGA定制開發(fā)板，設計了基于板上FPGA和高精度DAC/ADC的測試回路，對被測ADC/DAC模塊進行測試;并在FPGA器件上設計了信號發(fā)生器、測試控制模塊和性能評估模塊。信號發(fā)生器采用CORDIC算法產生高精度正弦

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論