

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、隨著社會的發(fā)展與科技的進步,電子系統(tǒng)不斷趨于微型化、智能化,規(guī)模和復(fù)雜程度不斷增加,與此同時,電子系統(tǒng)的可靠性也已經(jīng)成為其發(fā)展過程中的巨大挑戰(zhàn),演化硬件的出現(xiàn)為處理這一問題提供了解決方案。演化硬件是進化算法與可編程邏輯器件的有機結(jié)合體,它能夠像生物一樣根據(jù)環(huán)境的變化自主、動態(tài)地調(diào)整自身結(jié)構(gòu),提高在惡劣環(huán)境下硬件的穩(wěn)定性及可靠性,延長硬件的使用壽命?,F(xiàn)場可編程門陣列(Field Programmable Gate Array,F(xiàn)PGA)作
2、為可編程器件的最新發(fā)展成果,具有靈活方便、無限可重構(gòu)的特性,被廣泛用作為演化硬件的實現(xiàn)載體。將進化算法與可進化硬件電路在同一片F(xiàn)PGA上構(gòu)成片上演化系統(tǒng),是將演化硬件付諸工程應(yīng)用,構(gòu)成自適應(yīng)和容錯硬件系統(tǒng)的重要途徑。
本文研究了演化硬件的基本原理與關(guān)鍵技術(shù),并在現(xiàn)場可編程門陣列FPGA芯上設(shè)計了NiosⅡ嵌入式軟核處理器CPU、虛擬可重構(gòu)電路解碼器VRC、在線評估通信模塊,并由這三個分模塊組成了片上電路在線進化設(shè)計平臺,利用該
3、平臺進行了片上電路進化試驗研究。主要研究內(nèi)容如下:
1.采用笛卡爾遺傳規(guī)劃CGP作為進化算法對電路進化設(shè)計進行研究,研究了染色體變異率與進化收斂速度之間的關(guān)系,得出了在給定的基因長度情況下的最優(yōu)變異位數(shù)。
2.研究了基于FPGA的片上電路進化設(shè)計平臺。在FPGA芯片上利用設(shè)計的NiosⅡ嵌入式軟核處理器CPU,虛擬可重構(gòu)電路解碼器VRC、在線評估通信模塊,完成了片上電路進化平臺的構(gòu)建。NiosⅡ嵌入式軟核處理器CPU
4、執(zhí)行進化算法,通過進化計算得出新一代種群;VRC虛擬可重構(gòu)電路解碼器對種群中的每個染色體進行解碼,并在FPGA芯片上自動構(gòu)建與該染色體相對應(yīng)的電路;在線評估通信模塊實現(xiàn)通過對構(gòu)建的電路進行數(shù)據(jù)采集,并實時的將所采集的數(shù)據(jù)反饋到NiosⅡ軟核處理器,實現(xiàn)了電路的片上在線進化設(shè)計。并通過構(gòu)建的平臺對全加器和乘法器進行了片上電路在線進化設(shè)計試驗研究。
3.對同步時序電路的片上進化設(shè)計進行了研究。在設(shè)計的電路進化設(shè)計平臺的基礎(chǔ)上,對V
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于可重構(gòu)FPGA的卷積碼通訊進化電路研究.pdf
- 基于片上時鐘的全速測試電路的設(shè)計.pdf
- 基于FPGA的硬件進化研究.pdf
- 基于FPGA的可重配置片上系統(tǒng).pdf
- 基于FPGA的可進化系統(tǒng)的設(shè)計與研究.pdf
- 基于進化的電路自動設(shè)計方法研究.pdf
- 基于FPGA的片上ADC-DAC模塊測試系統(tǒng)設(shè)計.pdf
- 基于FPTA的電路進化設(shè)計及實驗研究.pdf
- 片上時鐘產(chǎn)生電路的研究.pdf
- 基于altera-片上系統(tǒng)fpga的圖像采集系統(tǒng)的設(shè)計
- 基于FPGA的光柵檢測片上系統(tǒng)(SOC)的研制.pdf
- 基于fpga數(shù)字秒表電路的設(shè)計
- CMOS片上ESD保護電路設(shè)計研究.pdf
- 基于FPGA的SOC設(shè)計方法實現(xiàn)進化硬件的研究.pdf
- 基于片上系統(tǒng)的仲裁算法和接口電路研究.pdf
- 基于FPGA平臺的多核片上系統(tǒng)關(guān)鍵技術(shù)研究.pdf
- 基于FPGA的片上系統(tǒng)(SoC)原型驗證的研究與實現(xiàn).pdf
- 基于FPGA的大規(guī)模脈沖深度神經(jīng)網(wǎng)絡(luò)片上系統(tǒng)設(shè)計與研究.pdf
- 基于FPGA的片上多處理器建模方法.pdf
- 基于FPGA配置的電路系統(tǒng)設(shè)計.pdf
評論
0/150
提交評論