MEMS加速度計伺服芯片數字控制電路研究.pdf

1、MEMS傳感器憑借著其良好的性能，在越來越多的領域里得以應用，其后端的伺服電路也因此成為了近年來研究的熱點之一。
　　針對適用于石油勘測、地震波檢測的MEMS差分電容式加速度傳感器進行研究，設計低功耗、動態(tài)響應好的MEMS加速度計伺服芯片。
　　本文對數字控制電路關鍵技術進行詳細的描述，并開發(fā)芯片數字功能測試平臺。采用自頂向下的方法設計數字電路，重點論述Verilog HDL代碼編寫，功能仿真、FPGA驗證、版圖后仿真以及芯

2、片數字功能測試。
　　數字控制電路關鍵技術包括IIC(Inter Intergrated Circuit)Slave模塊，多相時鐘源產生模塊MPCG(Multiphase Clock Generator)，平均數位流計數器BSCA(Bit Stream Counting Average)和過載監(jiān)測模塊OD(Overload Detection)，主要完成芯片與系統的通信，控制模擬電路開關時序和監(jiān)控、處理數據等功能。
　　本文

3、提出了一種改進型的IIC Slave設計方案：對傳統IIC Slave的狀態(tài)機進行簡化，得到改進型狀態(tài)機。綜合結果表明，改進型狀態(tài)機的從機設計對比傳統狀態(tài)機的從機設計，面積減少約20％，功耗降低約4%。對該電路進行FPGA驗證時，構建了一種簡單、高效的FPGA(Field Programmable Gate Array)驗證系統。
　　多相時鐘源模塊產生模擬電路12個開關的時序，控制前端電路在檢測階段，采樣保持階段，力反饋階段，校