一種基于高k薄膜場優(yōu)化技術的高壓LDMOS器件研究.pdf

1、LDMOS器件具有耐壓高、驅(qū)動能力強、安全工作區(qū)寬、溫度特性好、易集成等優(yōu)點，廣泛應用于功率集成電路中。高壓LDMOS器件研究的核心是通過優(yōu)化漂移區(qū)結構，取得器件擊穿電壓和導通電阻的最優(yōu)折中。高介電常數(shù)（高k）薄膜用于器件漂移區(qū)能夠有效優(yōu)化耐壓區(qū)電通量，進而優(yōu)化漂移區(qū)電場分布，提升耐壓。
　　為了獲得具有高擊穿電壓低導通電阻的橫向MOS器件，本文研究了一種基于高K薄膜場優(yōu)化作用的LDMOS器件結構。該結構直接在漂移區(qū)和溝道區(qū)表面覆

2、蓋一層高k薄膜，一方面用以優(yōu)化器件耐壓區(qū)電通量分布，另一方面用作器件柵介質(zhì)層；器件中采用場板技術，用以降低漂移區(qū)表面峰值電場；在高k薄膜和場板之間使用氧化層，削弱場板邊緣強電場。所設計器件的主要結構參數(shù)：漂移區(qū)長度為60μm、結深為5μm、摻雜濃度為1E16cm-3、高k薄膜介電常數(shù)為200、厚度為1μm、柵場板長度為25μm。
　　本文首先采用二維仿真工具MEDICI分析該器件的工作特性以及漂移區(qū)長度、摻雜濃度、高 k薄膜、場板

3、結構等因素對耐壓和導通電阻的影響；其次，利用工藝仿真軟件TSUPREM4對該結構的工藝實現(xiàn)流程進行分析，然后通過實驗手段重點研究工藝實現(xiàn)過程中鋯鈦酸鉛（PZT）和鈦酸鍶鋇（BST）兩種高k薄膜的刻蝕方法。最終仿真結果顯示：器件擊穿電壓可達到820V，比導通電阻可降至13.24Ω·mm2。濕法刻蝕PZT、BST薄膜的實驗結果顯示：兩種薄膜在BOE+36％HCl+65%HNO3+H2O+緩沖劑溶液中濕法刻蝕側向腐蝕小，無殘留物，線條邊緣整齊