高耐壓LDMOS器件結(jié)構(gòu)的設(shè)計研究.pdf

1、LDMOS器件是高壓集成電路中廣泛應(yīng)用的高壓器件，其主要的性能指標(biāo)是擊穿電壓和導(dǎo)通電阻，如何從新材料、新結(jié)構(gòu)、新工藝的方向來實現(xiàn)兩者的優(yōu)化折中是現(xiàn)今研究設(shè)計的熱點。本文從新結(jié)構(gòu)的角度出發(fā)，研究分析了三種高壓LDMOS器件結(jié)構(gòu)：
　　U形槽漂移區(qū)高壓 LDMOS器件結(jié)構(gòu)：利用槽結(jié)構(gòu)，折疊了漂移區(qū)，有效減小器件表面的尺寸，降低了導(dǎo)通電阻，而且槽內(nèi)填充了SiO2等低介電常數(shù)的介質(zhì)，有效的保持了器件表面的高耐壓。具體分析了襯底摻雜濃度、槽

2、的形狀、槽的深度與寬度、漂移區(qū)摻雜劑量以及槽內(nèi)填充介質(zhì)的介電常數(shù)值對器件性能的影響，仿真優(yōu)化得到器件的主要參數(shù)，實現(xiàn)器件耐壓達到了771V，比導(dǎo)通電阻降至19.57Ω·mm2。
　　Triple RESURF高壓LDMOS器件結(jié)構(gòu)：基于RESURF技術(shù)，將P型埋層引入漂移區(qū)內(nèi)，增加漂移區(qū)的摻雜總量，有效實現(xiàn)低導(dǎo)通電阻。詳細仿真分析了影響器件性能的 P埋層的濃度、位置、厚度及長度等因素，實現(xiàn)了器件的擊穿電壓為734V，比導(dǎo)通電阻為1

3、4.61Ω·mm2。
　　覆有高介電常數(shù)膜高壓 LDMOS器件結(jié)構(gòu)：應(yīng)用高介電常數(shù)膜覆蓋于漂移區(qū)表面，利用高介電常數(shù)膜可以實現(xiàn)器件最佳橫向變通量的優(yōu)點，調(diào)節(jié)并優(yōu)化器件表面電場，達到高的耐壓。通過器件數(shù)值仿真，分析器件擊穿電壓和導(dǎo)通電阻與漂移區(qū)結(jié)構(gòu)、高介電常數(shù)膜及場板結(jié)構(gòu)的關(guān)系，優(yōu)化了器件參數(shù)，器件擊穿電壓可達到816V，比導(dǎo)通電阻可低至16.78Ω·mm2。
　　本文的三種高壓LDMOS器件結(jié)構(gòu)的耐壓水平都高于700V，并保