版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、近年來(lái)集成電路設(shè)計(jì)和工藝技術(shù)的不斷進(jìn)步帶動(dòng)了整個(gè)計(jì)算機(jī)、電子和通訊產(chǎn)業(yè)的迅猛發(fā)展,超級(jí)計(jì)算機(jī)的組成部分刀片式服務(wù)器系統(tǒng)中普遍使用高帶寬DDR存儲(chǔ)器,DDR SDRAM(Double Data Rate SDRAM,雙倍數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)是一種高速CMOS動(dòng)態(tài)隨機(jī)訪問的內(nèi)存,由三星公司在1996年最早提出,至今仍廣泛應(yīng)用。
數(shù)據(jù)率是DDR3存儲(chǔ)器的重要指標(biāo),數(shù)據(jù)率的不同會(huì)影響系統(tǒng)的信號(hào)完整性,如何在相同的布局空間內(nèi)設(shè)
2、計(jì)出更快的數(shù)據(jù)率是業(yè)界研究的熱點(diǎn)。本文對(duì)信號(hào)完整性的仿真技術(shù)做了一定的研究,通過對(duì)前人的工作進(jìn)行改進(jìn),給出了一種更好的仿真方法,使得仿真結(jié)果更為準(zhǔn)確。
本文通過對(duì)業(yè)內(nèi)的三種主流時(shí)域仿真技術(shù):最大峰值失真法(PDA),雙邊沿法(DER)及多邊沿法(MER)進(jìn)行分析,在雙邊沿法及多邊沿法“求向量”和“解向量”方法的基礎(chǔ)上做出了改進(jìn):在“求向量”上,優(yōu)化后的方法考慮了多情況(如多相位以及內(nèi)外眼皮獨(dú)立求解)提高了精度;在“解向量”上,
3、采用了類似于MER的格子法捕獲最壞碼形,得出了克服最大峰值法只能處理邊沿對(duì)稱系統(tǒng)和雙邊沿法可能無(wú)法得到最壞碼型及無(wú)法處理非線性驅(qū)動(dòng)系統(tǒng)問題的優(yōu)化時(shí)域仿真法,并給出了確定其階數(shù)的方法。
本文的主要工作有:
1.對(duì)最大峰值法的不對(duì)稱性問題進(jìn)行系統(tǒng)論述以及仿真驗(yàn)證,例證了雙邊沿法可能不能得到最壞碼形的結(jié)論以及內(nèi)在原因,并簡(jiǎn)單的提出了改進(jìn)方向;
2.采用MATLAB和HSPICE的聯(lián)合仿真并繪制出眼圖,對(duì)最大峰值法
溫馨提示
- 1. 本站所有資源如無(wú)特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于DDR3的最壞眼圖技術(shù)研究.pdf
- ddr3內(nèi)存優(yōu)勢(shì)
- ddr3工作原理
- 基于FPGA的DDR3設(shè)計(jì)與實(shí)現(xiàn).pdf
- DDR4誤碼率眼圖技術(shù)研究.pdf
- 基于FPGA的DDR3 SDRAM控制器設(shè)計(jì).pdf
- 基于FPGA的DDR3控制器的設(shè)計(jì).pdf
- 基于DDR3數(shù)據(jù)的信號(hào)完整性分析.pdf
- 基于DDR3內(nèi)存模組的高速電路板設(shè)計(jì).pdf
- 基于DDR3的高速互連設(shè)計(jì)分析及實(shí)現(xiàn).pdf
- 光網(wǎng)板卡中的DDR3信號(hào)設(shè)計(jì)方法.pdf
- ddr3存儲(chǔ)器行業(yè)深度報(bào)告
- ddr3存儲(chǔ)器行業(yè)深度報(bào)告
- 基于CoreConnect總線的DDR3控制器設(shè)計(jì)與驗(yàn)證.pdf
- DDR3控制器的設(shè)計(jì)與驗(yàn)證.pdf
- 基于FPGA的DDR3控制器IP設(shè)計(jì)與驗(yàn)證.pdf
- DDR3存儲(chǔ)控制器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于多種軟件的DDR3的關(guān)鍵時(shí)序參數(shù)的仿真與分析.pdf
- 基于DDR3的CMOS高速圖像采集系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于DDR3控制器的高速存儲(chǔ)接口系統(tǒng)的設(shè)計(jì)與驗(yàn)證.pdf
評(píng)論
0/150
提交評(píng)論