各向異性導(dǎo)電膠互連界面接觸電阻計(jì)算的實(shí)驗(yàn)研究.pdf

1、電子封裝領(lǐng)域中，倒裝鍵合技術(shù)發(fā)展迅猛，已逐漸適應(yīng)高密度封裝需求。對(duì)于高密度的研究在凸點(diǎn)形態(tài)方面可分為線陣列和面陣列，在芯片結(jié)構(gòu)方面可分為2D和3D。線陣列是指在芯片四邊分布引腳，從而達(dá)到高密度的目的；面陣列（球柵陣列封裝）是指球狀引腳排列成類似格子圖案，從而達(dá)到高密度的目的。2D是通過縮小凸點(diǎn)的尺寸和間距以達(dá)到在同樣的鍵合面積內(nèi)布置盡可能多的凸點(diǎn)使單位面積內(nèi)I/O密度增大；3D是通過減薄芯片和基板、減小凸點(diǎn)和焊盤高度等方式減小Z向尺寸并

2、運(yùn)用硅通孔封裝技術(shù)等方式以達(dá)到Z向單位長(zhǎng)度內(nèi)布置盡可能多的芯片、基板的目的。本論文研究的是2D型線陣列芯片。
　　首先，本論文通過COMSOL軟件實(shí)現(xiàn)了對(duì)導(dǎo)電粒子受壓變形情況的仿真，從理論計(jì)算的角度求出鍵合過程中不同被擠壓量下單個(gè)導(dǎo)電粒子的體電阻阻值，并擬合出變化規(guī)律函數(shù)，同時(shí)結(jié)合實(shí)驗(yàn)的觀察結(jié)果，將實(shí)際導(dǎo)電粒子按擠壓變形程度分為四類粒子。
　　其次，本論文設(shè)置了不同工藝參數(shù)的交叉試驗(yàn)，通過顯微鏡觀察鍵合面凸點(diǎn)導(dǎo)電粒子捕捉/變

3、形情況及四點(diǎn)探針測(cè)出的實(shí)際阻值，根據(jù)單個(gè)導(dǎo)電粒子受壓導(dǎo)電的仿真分析及實(shí)驗(yàn)實(shí)際觀測(cè)所得的四類導(dǎo)電粒子，建立了互連界面接觸電阻模型R（N1，N2，N3，N4），并得到實(shí)驗(yàn)所用的芯片與基板鍵合的最佳工藝參數(shù)。
　　最后，本論文探討了凸點(diǎn)特征尺寸的變化對(duì)導(dǎo)電粒子捕捉的影響。通過實(shí)驗(yàn)發(fā)現(xiàn)凸點(diǎn)和間隙中分布的導(dǎo)電粒子數(shù)均與其面積呈正比，且相同面積下間隙中的導(dǎo)電粒子數(shù)多于凸點(diǎn)上的導(dǎo)電粒子數(shù)；凸點(diǎn)和間隙的面積比與凸點(diǎn)和間距中導(dǎo)電粒子數(shù)比成冪函數(shù)關(guān)系