基于有限域的QC-LDPC碼構(gòu)造及其迭代譯碼器的FPGA設(shè)計(jì)和實(shí)現(xiàn).pdf

1、低密度奇偶校驗(yàn)碼(low density parity check, LDPC)于1962年由R.Gallager提出，是一類具有稀疏校檢矩陣的線性分組碼。但受限于當(dāng)時(shí)的計(jì)算處理水平，LDPC碼長期被人們忽視，直到1996年才被Mackay、Neal等人證明其具有逼近Shannon限的性能。隨著LDPC碼研究的不斷深入，LDPC碼的一個(gè)重要的子類——QC-LDPC碼被提出，QC-LDPC碼將普通的LDPC碼進(jìn)行分塊，既繼承了LDPC碼的

2、稀疏特性和隨機(jī)特性，又在每個(gè)子塊中引入了循環(huán)移位特性。在保持LDPC碼的優(yōu)良性能的前提下，大幅的降低了編譯碼的復(fù)雜度。
　　本文在介紹LDPC碼的基礎(chǔ)上，引入QC-LDPC碼的概念。首先介紹了一種基于有限域的QC-LDPC碼構(gòu)造方法，并給出了適合該類型QC-LDPC碼的編碼方法和編碼器結(jié)構(gòu)。接著對(duì)LDPC碼的幾種常用譯碼算法進(jìn)行介紹和分析，在TPMP譯碼算法基礎(chǔ)上重點(diǎn)分析了TDMP譯碼算法，并根據(jù)校驗(yàn)矩陣的結(jié)構(gòu)特點(diǎn)對(duì)TDMP譯碼算

3、法進(jìn)行改進(jìn)，進(jìn)一步克服冗余迭代。最后通過軟件仿真對(duì)譯碼性能進(jìn)行了比較，選擇TDMP算法作為譯碼器硬件實(shí)現(xiàn)的譯碼算法，并確定硬件實(shí)現(xiàn)中的量化準(zhǔn)則。
　　在分析介紹了LDPC碼的幾種譯碼結(jié)構(gòu)的優(yōu)缺點(diǎn)后，根據(jù)本文采用的QC-LDPC碼的結(jié)構(gòu)特點(diǎn)，采用改進(jìn)的分層譯碼結(jié)構(gòu)來設(shè)計(jì)譯碼器，并詳細(xì)介紹LDPC碼譯碼器整體結(jié)構(gòu)及各個(gè)子模塊的功能，使用Verilog硬件描述語言，完成譯碼器的設(shè)計(jì)。使用QuartusⅡ軟件對(duì)Altera公司的EP3SE