QC-LDPC碼分層譯碼器的FPGA設(shè)計及編碼MIMO系統(tǒng)的性能研究.pdf

1、Gallarger于1962年提出LDPC碼,1963年Mackey和Neal重新發(fā)現(xiàn)了它并將其帶入一個新的階段,因為其性能最接近于Shannon極限而且能夠進行快速高效的譯碼,因此成為了信道編碼領(lǐng)域的一個研究熱點。LDPC碼具有凸顯的優(yōu)越性能,因此它越來越受到重視,并且在衛(wèi)星通信、下一代無線通信、磁存儲器、網(wǎng)絡(luò)數(shù)據(jù)包傳輸?shù)阮I(lǐng)域應(yīng)用廣泛。
　　伴隨著LDPC碼的理論發(fā)展,其硬件實現(xiàn)也得到了迅速發(fā)展,然而其在結(jié)構(gòu)上的隨機性使得硬件實

2、現(xiàn)變得困難。隨著 QC-LDPC碼的提出能夠充分利用其結(jié)構(gòu)上的準(zhǔn)循環(huán)特性,使得在譯碼速度與硬件消耗方面得到了很好地平衡。因此QC-LDPC碼更適于硬件的實現(xiàn)與推廣。
　　本文主要研究了 QC-LDPC碼校驗矩陣的構(gòu)造方法以及基于 QC-LDPC碼分層譯碼結(jié)構(gòu)的編譯碼算法,為了使得 QC-LDPC碼的性能更加優(yōu)越,在構(gòu)造其校驗矩陣時采用消環(huán)構(gòu)造方法使得矩陣中不存在短四環(huán)并且應(yīng)用改進塊形式的構(gòu)造方法可以實現(xiàn)快速編碼。在譯碼算法方面對譯

3、碼算法進行逐步改進,最終采用只有加法與比較運算的歸一化最小和算法,并且通過軟件仿真確定歸一化最小和算法的修正因子a=0.6。
　　MIMO系統(tǒng)能夠充分利用信號的空間資源,能夠利用多根發(fā)射天線與多根接收天線所提供的空間自由度來有效提高無線通訊系統(tǒng)的頻譜效率,以提升傳輸速率并且可以改善通信品質(zhì),因此MIMO技術(shù)已經(jīng)成為了未來通訊領(lǐng)域的一個研究熱點。將該系統(tǒng)與QC-LDPC碼級聯(lián)在一起形成級聯(lián)QC-LDPC/MIMO系統(tǒng),與傳統(tǒng)的MIM

4、O系統(tǒng)性能進行比較可以發(fā)現(xiàn)級聯(lián)系統(tǒng)能夠達到高效的抗干擾與抑制噪聲的目的。
　　最后基于QC-LDPC碼的分層譯碼結(jié)構(gòu)對碼率為34,碼長為2048的(2048,512,12,3)規(guī)則不可分層QC-LDPC碼利用Verilog硬件語言進行分層譯碼器的FPGA實現(xiàn)。利用Quartus II軟件采用Altera公司Strtix II系列的EP2S60F484C3器件來完成所設(shè)計的分層譯碼器的布局布線,綜合優(yōu)化,并用Modelsim軟件實現(xiàn)