基于FPGA的組合邏輯電路自動(dòng)合成的硬件實(shí)現(xiàn).pdf

1、組合邏輯電路的設(shè)計(jì)是數(shù)字電路設(shè)計(jì)中的重要研究方向之一。過去,大規(guī)模組合邏輯電路的設(shè)計(jì)被認(rèn)為是只有經(jīng)驗(yàn)豐富的專家才能勝任的“藝術(shù)工作”。在此背景下,關(guān)于組合邏輯電路自動(dòng)合成方法的研究已經(jīng)成為世界性的研究熱點(diǎn),并受到了越來越多的關(guān)注。該方法只用輸入需要設(shè)計(jì)電路的真值表,就能運(yùn)用算法自動(dòng)合成出滿足設(shè)計(jì)要求的組合邏輯電路。而可編程邏輯器件由于其內(nèi)部結(jié)構(gòu)和功能的可重配置優(yōu)點(diǎn),使得在硬件上實(shí)現(xiàn)組合邏輯電路的自動(dòng)合成算法成為了可能。
　　 本

2、文首先采用基于改進(jìn)基因表達(dá)式的克隆選擇算法(IGE-CSA),用其作為組合邏輯電路自動(dòng)合成的智能算法。接著,我們使用一種新的硬件描述語言——Handel-C語言為IGE-CSA算法進(jìn)行模塊化編程,從而構(gòu)建了整個(gè)算法的框架并實(shí)現(xiàn)了該算法的全部細(xì)節(jié)。最后,通過實(shí)驗(yàn),在基于Altera公司CycloneⅡ系列FPGA的硬件平臺(tái)上,成功實(shí)現(xiàn)了組合邏輯電路的自動(dòng)合成。
　　 本文根據(jù)FPGA的并行工作方式以及高速、高集成度的特點(diǎn),采用Ha

3、ndel-C語言為IGE-CSA算法進(jìn)行編程,最終在基于FPGA的硬件平臺(tái)上,成功實(shí)現(xiàn)了組合邏輯電路的自動(dòng)合成。實(shí)驗(yàn)結(jié)果表明,用基于FPGA的硬件平臺(tái)自動(dòng)合成組合邏輯電路的方法,能獲得更好更新穎的組合邏輯電路,并減輕了設(shè)計(jì)者的負(fù)擔(dān),降低了組合邏輯電路的設(shè)計(jì)成本；同時(shí),與軟件實(shí)現(xiàn)該方法相比,通過硬件實(shí)現(xiàn)組合邏輯電路的自動(dòng)合成,比軟件實(shí)現(xiàn)的方法平均要快3-4倍,如果能夠提高FPGA器件的系統(tǒng)時(shí)鐘,則用硬件實(shí)現(xiàn)該方法的運(yùn)行速度還可以進(jìn)一步提高