PSK解調(diào)模塊的功能研究與實(shí)現(xiàn)驗(yàn)證.pdf

1、為形成具有自主知識產(chǎn)權(quán)的BPSK/QPSK(Binary Phase Shift Keying/Quadrature Phase Shift Keying)解調(diào)模塊，同時結(jié)合重慶西南集成電路設(shè)計(jì)有限公司的研發(fā)項(xiàng)目，本文重點(diǎn)研究BPSK/QPSK數(shù)字解調(diào)的功能驗(yàn)證與實(shí)現(xiàn)驗(yàn)證。
　　 本文在簡要介紹BPSK/QPSK數(shù)字調(diào)制解調(diào)機(jī)制的基礎(chǔ)上，對當(dāng)前的BPSK/QPSK數(shù)字解調(diào)方案深入研究，同時給出本文的解調(diào)方案并對實(shí)現(xiàn)中的載波恢復(fù)和

2、碼元同步這兩個關(guān)鍵部分，進(jìn)行分析、優(yōu)化和詳細(xì)的設(shè)計(jì)。在此基礎(chǔ)上成功開發(fā)出整個解調(diào)系統(tǒng)的源代碼。
　　 根據(jù)BPSK/QPSK對頻偏的嚴(yán)格要求，選取點(diǎn)積叉積輔助鑒頻器來補(bǔ)償頻偏;根據(jù)載波相位快速跟蹤的要求，選用硬判決科斯塔環(huán)鑒相算法為基礎(chǔ)來構(gòu)建載波恢復(fù)環(huán)路，不僅提高了環(huán)路的鑒相速度，而且簡化了環(huán)路的結(jié)構(gòu);根據(jù)碼元快速同步的嚴(yán)格要求，選擇基于Gardner算法的定時誤差檢測器來構(gòu)建碼元同步環(huán)路。在此基礎(chǔ)上，對所設(shè)計(jì)的BPSK/QPS

3、K解調(diào)方案進(jìn)行了系統(tǒng)的浮點(diǎn)數(shù)仿真、定點(diǎn)數(shù)仿真和功能驗(yàn)證，對技術(shù)實(shí)現(xiàn)中的關(guān)鍵技術(shù)和難點(diǎn)進(jìn)行了研究分析和改進(jìn)優(yōu)化。
　　 本文首先在現(xiàn)有BPSK/QPSK解調(diào)技術(shù)的基礎(chǔ)上通過分析比較并且依據(jù)系統(tǒng)參數(shù)的要求，確定了一個符合要求的解調(diào)方案;然后，建立起系統(tǒng)仿真模型，對解調(diào)模型進(jìn)行了浮點(diǎn)數(shù)仿真，并通過仿真驗(yàn)證，證明了本文所設(shè)計(jì)出的解調(diào)系統(tǒng)性能滿足公司所提出的性能指標(biāo);接著，為了實(shí)現(xiàn)低功耗和誤差控制進(jìn)行了定點(diǎn)數(shù)仿真;再次，用Verilog