GFSK數(shù)字解調(diào)的ASIC設(shè)計實現(xiàn)與性能驗證.pdf

1、為了形成在調(diào)制解調(diào)領(lǐng)域的自主知識產(chǎn)權(quán)核，本文重點研究了如何設(shè)計一個高性能、低功耗、小型化的GFSK數(shù)字解調(diào)的硬件IP。在簡要介紹GFSK調(diào)制解調(diào)的基礎(chǔ)上，對當(dāng)前的GFSK解調(diào)方案進行了深入分析，提出了本文采用的GFSK數(shù)字解調(diào)方案。通過浮點數(shù)仿真、定點數(shù)仿真、FPGA驗證和版圖設(shè)計，最終送去流片和封裝，形成自主的解調(diào)芯片。
　　 本研究主要內(nèi)容包括：⑴針對GFSK信號使用的相干解調(diào)和非相干解調(diào)的具體實現(xiàn)方法進行研究。再對GFSK

2、解調(diào)的實現(xiàn)方法進行理論分析，確定本文使用的解調(diào)算法。⑵對GFSK解調(diào)算法構(gòu)建仿真模型進行仿真，通過仿真結(jié)果分析，證明本文采用的解調(diào)算法能夠達到所要求的性能指標。⑶對本文中仿真通過的解調(diào)方案進行定點數(shù)仿真，搭建定點數(shù)仿真模型，通過浮點數(shù)的定點化分析量化誤差是否會影響整個系統(tǒng)的仿真結(jié)果，并且通過確定數(shù)據(jù)的比特位寬降低系統(tǒng)的功耗。⑷對本文中的解調(diào)模塊進行了FPGA驗證，通過功能仿真和時序驗證后在搭建的開發(fā)平臺上進行FPGA原型驗證。⑸對設(shè)計進