隧穿場效應(yīng)晶體管和InGaAs場效應(yīng)晶體管的可靠性研究.pdf

1、隨著MOSFET尺寸的不斷縮小，器件的功耗問題和可靠性問題成為制約集成電路發(fā)展的重要因素。為了降低集成電路的功耗，隧穿場效應(yīng)晶體管(TFET)和InGaAs MOSFET成為了國際上的研究重點(diǎn)。與傳統(tǒng)Si MOSFET比較，TFET的室溫亞閾值擺幅可以突破60mV/decade的限制，InGaAs材料的電子遷移率大約比Si材料的電子遷移率高一個(gè)數(shù)量級(jí)。雖然國際上對(duì)TFET和InGaAsMOSFET已經(jīng)做過很多研究工作，但是對(duì)上述器件的可

2、靠性，國際上仍然缺乏了解。
　　 本論文針對(duì)n型TFET和InGaAs MOSFET的正偏壓溫度不穩(wěn)定性(PositiveBias Temperature Instability或PBTI)和熱載流子注入(Hot Carrier Injection或者HCI)展開研究，具體內(nèi)容包括：(1)通過與傳統(tǒng)nMOSFET的PBTI和HCI的比較，分析TFET在應(yīng)力下退化的機(jī)理。(2)根據(jù)InGaAs nMOSFET的PBTI退化特性，提

3、出一種陷阱模型，分析關(guān)態(tài)電流的退化原因。
　　 本論文工作的主要結(jié)果有：(1)對(duì)nTFET來說，在PBT/和HCI應(yīng)力下，器件的退化比傳統(tǒng)nMOSFET嚴(yán)重。應(yīng)力在隧穿結(jié)附近產(chǎn)生的界面陷阱和氧化層電荷能使隧穿電場減小，導(dǎo)致Id的退化。(2)如果nTFET的p+源區(qū)與柵電極有交疊，那么在應(yīng)力電壓作用下，會(huì)在隧穿結(jié)附件出現(xiàn)一個(gè)垂直界面的電場峰，從而在隧穿結(jié)附近產(chǎn)生更多的界面陷阱和氧化層電荷，使Id的退化加重。(3)nTFET的HCI

4、退化主要發(fā)生在源區(qū)附近。(4)對(duì)InGaAs nMOSFET來說，在PBTI應(yīng)力下，在IsVg特性的亞閾值區(qū)，對(duì)于相同的Is，△Vg是負(fù)值。但是在強(qiáng)反型區(qū)，△Vg是正值。在恢復(fù)階段，在IsVg特性的亞閾值區(qū)，△Vg會(huì)由負(fù)變正；在強(qiáng)反型區(qū)，△Vg會(huì)繼續(xù)增大，最后達(dá)到一個(gè)穩(wěn)定的值。(5)PBTI應(yīng)力會(huì)在InGaAsnMOSFET中靠近Al2O3/InGaAs界面的氧化層中產(chǎn)生陷阱。它由可恢復(fù)的施主型陷阱和不可恢復(fù)的受主型陷阱組成。施主型陷阱