集成電路設(shè)計和制造中快速建模和模擬方法研究.pdf

1、上世紀中葉第一塊集成電路芯片的出現(xiàn)，標志著由電子管和晶體管制造電子整機的時代發(fā)生了量和質(zhì)的飛躍，創(chuàng)造了一個前所未有的具有極強滲透力和旺盛生命力的新興產(chǎn)業(yè)集成電路產(chǎn)業(yè)。經(jīng)過半個多世紀的時間，集成電路始終沿著摩爾定律高速發(fā)展。特征尺寸的不斷縮小和集成度的不斷提高也推動這集成電路的設(shè)計方法學發(fā)生著巨大的變化，從最初的以器件為核心的第一代設(shè)計方法，演進到以互連線為中心的第二代設(shè)計方法，直至目前的可制造性和成品率驅(qū)動的第三代設(shè)計方法。
　　

2、建模和仿真作為重要的設(shè)計手段，一直貫穿于集成電路的設(shè)計流程中。特別是隨著集成電路的特征工藝尺寸的不斷縮小和集成度的提高，建模和仿真在可以縮短設(shè)計周期的同時，大幅節(jié)省了額外的生產(chǎn)制造驗證的研發(fā)成本，更被廣泛使用。
　　本文針對集成電路工藝尺寸不斷縮小引起的光刻掩膜版仿真問題和集成度提高所引起的非線性電路快速仿真中的模型降階問題這兩方面展開了深入的研究工作。
　　本論文的第一部分針對光刻掩膜版精確仿真問題，提出了并行的廣義特征振

3、蕩譜元方法。該方法首先對掩膜版結(jié)構(gòu)采取垂直劃分的方式，得到數(shù)量很少的特征垂直掩模結(jié)構(gòu)，只需求解特征垂直掩模結(jié)構(gòu)的電場的特征函數(shù)和特征值，并使用它們作為基函數(shù)來表征掩模版所有垂直結(jié)構(gòu)中任意一個的電場分量，因而極大地縮短了建模時間；其次，該方法采用了基于非連續(xù)伽勒金的譜元方法求解特征垂直掩模結(jié)構(gòu)的電場的特征值問題和特解問題，實現(xiàn)了特征函數(shù)在存在介電常數(shù)階躍跳變的區(qū)域的連續(xù)表示，這就避免了波導方法采用高階傅立葉級數(shù)展開所帶來的計算復雜度和誤差

4、，因此具有精度高的優(yōu)點；接著，該方法對所有垂直掩模結(jié)構(gòu)的電場計算采用了施瓦茨迭代和多核并行計算的技術(shù)，使得本方法可以處理實際大規(guī)模任意結(jié)構(gòu)(非周期)移相掩模版的建模，大幅提高了建模效率。利用該方法，可以從移相掩模優(yōu)化和版圖設(shè)計優(yōu)化兩個方面來提高光刻工藝的分辨率。提高了版圖設(shè)計和光刻工藝優(yōu)化的效率，縮短設(shè)計周期，降低了光刻工藝可制造性研發(fā)成本。
　　本論文的第二部分針對非線性電路快速仿真中的模型降階問題，提出了基于小波配置點的狀態(tài)空