12位高速DAC集成電路設(shè)計研究.pdf

1、數(shù)模轉(zhuǎn)換器作為數(shù)字量與模擬量的轉(zhuǎn)換接口，在無線通信及圖像處理等領(lǐng)域具有非常重要的地位和作用。數(shù)模轉(zhuǎn)換器的精度和速度是衡量其性能的核心指標(biāo)，因此對于高精度高速度的數(shù)模轉(zhuǎn)換器的研究具有重大意義和深遠(yuǎn)影響。
　　 本文分析比較了不同結(jié)構(gòu)數(shù)模轉(zhuǎn)換器的特點(diǎn)，通過對限制轉(zhuǎn)換器性能的線性度、輸出毛刺、隨機(jī)誤差和系統(tǒng)誤差的分析，設(shè)計了一個12位1GSPS(Gigabit Samples PerSecond)的電流舵式數(shù)模轉(zhuǎn)換器。該轉(zhuǎn)換器采用6+

2、3+3分段譯碼結(jié)構(gòu)，通過采用高速的寄存器結(jié)構(gòu)、開關(guān)結(jié)構(gòu)以及帶限幅結(jié)構(gòu)的鎖存器，優(yōu)化譯碼邏輯，改善了動態(tài)特性。文中主要完成了輸入寄存器、譯碼電路、鎖存器、開關(guān)電路、電流源陣列、帶隙基準(zhǔn)電壓源以及電壓轉(zhuǎn)電流電路等模塊的設(shè)計。通過對各個模塊電路的優(yōu)化和改進(jìn)，實(shí)現(xiàn)了整體系統(tǒng)設(shè)計。
　　 本次設(shè)計基于0.18μm BiCMOS工藝，完成了12位D/A轉(zhuǎn)換器的原理設(shè)計及版圖設(shè)計。版圖面積為1.7mm×1.3mm。電路采用1.8V電源電壓供電

3、。前仿真得出，靜態(tài)功耗為104mW，積分非線性誤差小于0.35LSB，在時鐘頻率為1GHz，輸入信號頻率約為53MHz時，SFDR大于83dB，有效位為11.8;輸入信號頻率約為190MHz，SFDR大于65dB，有效位為10.6。后仿真得出，在時鐘頻率為1GHz，輸入信號頻率約為53MHz時，SFDR大于78dB，有效位為11.3;隨著輸入信號頻率的提高，SFDR惡化，當(dāng)輸入信號頻率約為150MHz時，SFDR大于65dB，有效位為1