一種12位50MSPS低功耗流水線ADC的研究與實現(xiàn).pdf_第1頁
已閱讀1頁，還剩58頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、隨著電路系統(tǒng)數(shù)字化程度的不斷提高，尤其是片上系統(tǒng)（SOC）的快速發(fā)展，作為連接模擬信號與數(shù)字信號的橋梁的高性能模數(shù)轉(zhuǎn)換器的需求日益增強(qiáng)。與其它結(jié)構(gòu)相比，流水線ADC因其在高精度、高速度與低功耗之間擁有良好的折中而備受青睞。本文采用韓國東部半導(dǎo)體dongbu013工藝，設(shè)計研究了一個50MSample/s的12位的流水線ADC。
　　在查閱大量文獻(xiàn)的前提下，本文根據(jù)模擬IC設(shè)計流程，以高速、低壓、低功耗為目標(biāo)，逐步完成了各個模塊電路

2、以及整體電路的設(shè)計。主要工作包括：
　?。?）完成兩相不交疊時鐘電路的設(shè)計；自舉開關(guān)電路（為消除開關(guān)電荷注入誤差）設(shè)計；為保證開關(guān)電容電路的速度和精度設(shè)計了增益增強(qiáng)型折疊共源共柵運算放大器；動態(tài)鎖存比較器電路設(shè)計。
　?。?）由單元電路完成各個子模塊電路的設(shè)計，并對各個模塊和整體系統(tǒng)進(jìn)行詳細(xì)仿真。
　?。?）為降低功耗采用電容和運算放大器逐級遞減技術(shù)，為克服比較器失調(diào)誤差設(shè)計了數(shù)字校正電路。
　　本設(shè)計在Cade

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論