考慮溫度效應(yīng)的互連建模擬研究.pdf

1、當(dāng)集成電路進(jìn)入到深亞微米階段,芯片單位面積的功耗與熱密度不斷增加,使得芯片溫度持續(xù)升高,溫度梯度越來越大。且隨著工藝進(jìn)步,情況會進(jìn)一步惡化?；ミB電阻受溫度影響非均勻分布,新型介質(zhì)材料的熱導(dǎo)率較低,耦合效應(yīng)隨布線層數(shù)的增加而加強(qiáng)等問題,會導(dǎo)致電路時序紊亂、邏輯混亂。由互連溫度效應(yīng)引發(fā)的一系列問題已成為集成電路發(fā)展的瓶頸?；ミB建模必須要考慮到溫度效應(yīng)的影響。本文對考慮溫度效應(yīng)的RC、RLC互連建模和模擬技術(shù)進(jìn)行了系統(tǒng)研究,主要貢獻(xiàn)如下:

2、r>　　 互連溫升越高,引起的互連溫度效應(yīng)就越發(fā)明顯。由于通孔具有相對較高的熱導(dǎo)率,可以成為有效的熱傳導(dǎo)途徑,從而極大的影響互連平均溫升。本文針對通孔這一特性引入了虛擬通孔,建立了考慮多虛擬通孔效應(yīng)的互連平均溫升模型。所提模型將多通孔效應(yīng)整合到層間介質(zhì)的有效熱導(dǎo)率中并得出更為精確的結(jié)果。此外本文還對多通孔效應(yīng)進(jìn)行了擴(kuò)展應(yīng)用,得出互連平均溫升最小時的通孔間距與通孔數(shù)量。本文所提模型應(yīng)用到IC設(shè)計中可以提高IC設(shè)計的精確度,優(yōu)化電路性能。

3、
　　 互連延時已經(jīng)成為整個電路延時的主要考量,尤其在溫度效應(yīng)不斷加強(qiáng)的情況下,互連延時進(jìn)一步惡化,已經(jīng)成為導(dǎo)致電路失效的主要原因。本文在分析互連溫度分布的基礎(chǔ)上,提出了一種考慮非均勻溫度分布效應(yīng)的RLC互連延時模型,討論了非均勻溫度分布和電感效應(yīng)對互連延時的具體影響,Hspice仿真結(jié)果表明,本文所提模型更為精確。在本文提出的考慮溫度分布效應(yīng)的互連延時模型的基礎(chǔ)上,進(jìn)一步提出了一種RLC互連樹零時鐘偏差構(gòu)建方法,并推導(dǎo)計算了最

4、優(yōu)的零時鐘偏差點(diǎn)。此構(gòu)建方法同時考慮了互連溫度非均勻分布、電感效應(yīng)及不對稱互連結(jié)構(gòu)對零時鐘偏差點(diǎn)的影響。針對65nm工藝節(jié)點(diǎn)對所提模型進(jìn)行了仿真驗證,結(jié)果表明,算法最大誤差不超過1％。
　　 緩沖器插入是改善互連延時所采用的最為廣泛的一種方法?；诜蔷鶆驕囟确植夹?yīng)對互連延時的影響,本文提出了一種求解互連非均勻溫度分布情況下的緩沖器最優(yōu)尺寸的模型。給出了非均勻溫度分布情況下的RC互連延時解析表達(dá)式,通過引入溫度效應(yīng)消除因子,得出

5、了插入緩沖器的最優(yōu)尺寸以使互連總延時最優(yōu)。針對90nm和65nm工藝節(jié)點(diǎn),對所提模型進(jìn)行了仿真驗證,結(jié)果顯示,本文所提模型由于考慮了互連非均勻溫度分布效應(yīng),更加準(zhǔn)確有效,且在保證互連延時最優(yōu)的情況下有效地提高了芯片面積的利用率。
　　 隨著特征尺寸的持續(xù)減小,互連串?dāng)_對電路性能的影響不斷增強(qiáng),許多以往可以忽略的問題隨著技術(shù)的進(jìn)步上升為制約電路性能的主要矛盾,本文基于MT串?dāng)_模型及互連的溫度效應(yīng)分析,提出了一種針對芯片溫度變化的分