低抖動自校準鎖相環(huán)設計.pdf

1、在現(xiàn)今的半導體行業(yè)，線寬尺寸越來越小，工藝偏差越來越大，電源電壓越來越低，這些都給模擬電路設計帶來了很大的困難。鎖相環(huán)是一般電路系統(tǒng)都需要的，它提供的時鐘的精確性對于整個系統(tǒng)的性能都有很大的影響?，F(xiàn)在的趨勢就是利用數(shù)字電路的一些優(yōu)點來對模擬電路做一些補償。其中自校準就是比較流行的一種方法，它現(xiàn)在被廣泛的利用在PLL，ADC等模擬電路中。本文主要介紹了一種自校準鎖相環(huán)的設計方法，電路實現(xiàn)，算法流程，以及測試結果。自校準鎖相環(huán)的目的是通過自

2、校準電路來自動調(diào)振蕩器的子帶，通過自動檢測的方法來的到最優(yōu)化的振蕩器增益，從而改善鎖相環(huán)的抖動和相位噪音。自校準有很多實現(xiàn)方法，本文提出了一種可以與工藝，溫度和電源電壓無關的算法流程，通過自校準部分的自動檢測和自動調(diào)整得到最優(yōu)化的子帶。同時，結構中減少了基準電壓源，等于減少了部分面積和功耗。在文章的最后給出了本鎖相環(huán)的測試結果。該鎖相環(huán)的設計難點是在用最簡單的算法流程來達到最優(yōu)化的性能和環(huán)路濾波器的參數(shù)設定，以及性能優(yōu)秀的振蕩器的設計。