微處理器訪存部件設(shè)計及結(jié)構(gòu)功能驗證.pdf

1、高性能的微處理器設(shè)計是整個信息技術(shù)和計算機應(yīng)用市場競爭的重要焦點和關(guān)鍵內(nèi)容，因此設(shè)計高效的微處理器結(jié)構(gòu)具有重大的意義。
　　 本文主要研究RSIC處理器的結(jié)構(gòu)設(shè)計，它是一個通用64位RISC結(jié)構(gòu)，四發(fā)射的超標(biāo)量和超流水線微處理器，采用亂序執(zhí)行和先進(jìn)的Cache設(shè)計等技術(shù)提高流水線的效率。處理器有三個執(zhí)行部件和一個訪存部件。完全兼容MIPSIII定、浮點指令集系統(tǒng)。本文主要分為以下幾個部分：
　　 1)處理器發(fā)射模塊和訪存

2、模塊設(shè)計
　　 處理器的結(jié)構(gòu)是影響整個處理器的工作效率的關(guān)鍵部分，只有合理的結(jié)構(gòu)才能使處理器的效率達(dá)到最高。本文在簡述整個RSIC處理器的整體工作原理的基礎(chǔ)上詳細(xì)介紹了發(fā)射模塊和訪存部件的具體設(shè)計。
　　 2)處理器延遲調(diào)試
　　 處理器的運算速度是衡量處理器好壞的最重要的標(biāo)準(zhǔn)，而運算速度和處理器的頻率息息相關(guān)。本文介紹了通用的幾種ASIC延遲調(diào)試方法，具體介紹了在工作中出現(xiàn)的發(fā)射模塊延遲的調(diào)試過程。