版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、隨著計(jì)算機(jī)技術(shù)、信號(hào)處理技術(shù)、微電子技術(shù)的快速發(fā)展,為通信系統(tǒng)性能的提高提供了堅(jiān)實(shí)的基礎(chǔ)。在下一代通信系統(tǒng)中,提高傳輸速率、增大信號(hào)帶寬已成為發(fā)展趨勢(shì)。
本文研究了DAC的設(shè)計(jì)原理和常用結(jié)構(gòu),并以實(shí)際應(yīng)用為導(dǎo)向,按Top-down的方法獨(dú)立完成了10bit,300MHz分段電流舵DAC的設(shè)計(jì)。
傳統(tǒng)DAC的轉(zhuǎn)換按其縮放方式進(jìn)行分類,主要有:電流按比例縮放、電壓按比例縮放和電荷按比例縮放,通過比較可知,電流按比
2、例縮放轉(zhuǎn)換速度快且占用芯片面積小。而電流舵結(jié)構(gòu)是電流按比例縮放方式的一種改進(jìn)結(jié)構(gòu),這種結(jié)構(gòu)的分段轉(zhuǎn)換方式因綜合了線性度好和面積小的特點(diǎn)而被廣泛應(yīng)用于高速轉(zhuǎn)換電路中。通過仿真,比較分析了“5+5”和“8+2”兩種分段方式的特性,“5+5”結(jié)構(gòu)的DNL為±2LSB,而“8+2”結(jié)構(gòu)的DNL為±0.2LSB。本DAC應(yīng)用在通信系統(tǒng)方面,±2LSB的DNL可以滿足需要。而且版圖上“5+5”布線簡單,占用面積小,“8+2”布線復(fù)雜,占用面積大。綜
3、合考慮,本文嘗試采用了“5+5”的分段方式。
本文按照分段結(jié)構(gòu)分別設(shè)計(jì)了高5位MSB DAC和低5位LSB DAC,著重研究了如何減小輸出端毛刺的方法,對(duì)比使用互補(bǔ)管和增加虛擬管兩種開關(guān)結(jié)構(gòu)對(duì)減小毛刺的影響,并最終通過仿真分析確定了以增加虛擬開關(guān)管的結(jié)構(gòu)作為MSB DAC的開關(guān)結(jié)構(gòu)。除此之外還通過仿真分析,確定了合理的開關(guān)尺寸。另外本文還對(duì)LSB DAC中使用的電流源結(jié)構(gòu)進(jìn)行了研究,對(duì)比分析兩種不同電流源的優(yōu)缺點(diǎn),并最終結(jié)
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 10bits,200MHz分段電流舵DAC的設(shè)計(jì).pdf
- 10bits 300MHz數(shù)模轉(zhuǎn)換器設(shè)計(jì).pdf
- 18bits Sigma-Delta DAC的設(shè)計(jì).pdf
- 10bit 100MHz電流切換型DAC的設(shè)計(jì).pdf
- 10位500MHz采樣率CMOS DAC的設(shè)計(jì).pdf
- 應(yīng)用于數(shù)控系統(tǒng)的12-bits 100MHz低毛刺電流舵DAC設(shè)計(jì).pdf
- 基于65nm工藝的10位,100MHz的電流舵DAC設(shè)計(jì).pdf
- 帶數(shù)字校正的12bit 200MHz DAC研究與設(shè)計(jì).pdf
- GHz高速DAC的研究與設(shè)計(jì).pdf
- 10bits 100 MSPS Pipelined ADC的采保和時(shí)鐘電路研究與設(shè)計(jì).pdf
- 10MHz到10GHz信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 10位1GSample-s DAC核心模塊電路的研究與設(shè)計(jì).pdf
- 10位50MHz流水線ADC的研究與設(shè)計(jì).pdf
- 12位10MHz流水線ADC的研究與設(shè)計(jì).pdf
- 10位Unary-R-2R型DAC性能研究與設(shè)計(jì).pdf
- 高精度音頻Σ-△DAC的研究與設(shè)計(jì).pdf
- DAC基礎(chǔ)研究及八位DAC的設(shè)計(jì).pdf
- 專用高速DAC電路研究與設(shè)計(jì).pdf
- 12位DAC電路研究與設(shè)計(jì).pdf
- 10位200MSPS流水線DAC的研究和設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論