高有效位數(shù)CMOS逐次逼近型模數(shù)轉(zhuǎn)換器研究.pdf

1、逐次逼近型模數(shù)轉(zhuǎn)換器(SAR ADC)具有結(jié)構(gòu)簡(jiǎn)單、面積小、功耗低、易集成等特點(diǎn)，因此在中等采樣速率、中至高等精度應(yīng)用場(chǎng)合如醫(yī)療設(shè)備、精密儀表和工業(yè)成像等領(lǐng)域受到了廣泛的青睞。電容的匹配性是影響SAR ADC精度的最主要也是最棘手的因素，因此為了實(shí)現(xiàn)高精度的SAR ADC，就必須對(duì)電容的失配進(jìn)行校準(zhǔn)。傳統(tǒng)的校準(zhǔn)方式都是由模擬電路來(lái)實(shí)現(xiàn)的，但這種技術(shù)成本高，且容易受到封裝時(shí)機(jī)械應(yīng)力的影響。隨著CMOS工藝的不斷進(jìn)步，數(shù)字電路在速度、面積和

2、集成度方面的優(yōu)勢(shì)日益顯著，數(shù)字校準(zhǔn)已然成為現(xiàn)行校準(zhǔn)技術(shù)的主流。
　　論文首先提出了一種12位低功耗的SAR ADC。基于MCS（混合開(kāi)關(guān)時(shí)序），提出了一種新型的高效開(kāi)關(guān)時(shí)序。所提出的新型開(kāi)關(guān)時(shí)序?qū)?dummy電容利用上，采用LSB只打一邊的技術(shù)，使得在相同的采樣電容下多獲得一位的精度。同時(shí)分析了自舉開(kāi)關(guān)的工作原理，介紹了一種動(dòng)態(tài)比較器，著重分析了其失調(diào)電壓和噪聲性能。最后提出了一種新型的SAR邏輯控制技術(shù)，相比較于傳統(tǒng)的動(dòng)態(tài)SAR

3、邏輯電路，本設(shè)計(jì)將SAR邏輯嵌入到接電容下級(jí)板的電平移位器中。可以提升SAR邏輯部分的速度，降低DAC控制邏輯的復(fù)雜度，并且可以降低單純數(shù)字電路的競(jìng)爭(zhēng)與冒險(xiǎn)的幾率。這些技術(shù)被應(yīng)用到基于SMIC0.18μm1P6M CMOS工藝的不帶校準(zhǔn)12位SAR ADC中。測(cè)試結(jié)果表明所提出的ADC在1.8V供電電壓、2MS/s的采用速率、奈奎斯特輸入信號(hào)頻率下能達(dá)到67.26dB的 SNDR。其 DNL為+0.66/-0.64 LSB，INL為+0

4、.75/-0.74LSB。且僅消耗183.3μW，從而其FOM值可以達(dá)到48.63fJ/conversion-step，其性能已經(jīng)接國(guó)際水準(zhǔn)。
　　面向更高精度的應(yīng)用，同樣基于SMIC0.18μm1P6M CMOS工藝提出了一種全數(shù)字前臺(tái)校準(zhǔn)的16位1MS/s的SAR ADC。論文闡述了一種基于Sub-Radix-2的校準(zhǔn)原理，詳細(xì)分析了對(duì)于sub-radix-2結(jié)構(gòu)，給定一個(gè)電容失配，如何選擇radix值以及轉(zhuǎn)換次數(shù)的確定。并將

5、其應(yīng)用到一種基于擾動(dòng)校準(zhǔn)的16位1M/s的SAR ADC中。隨后分析了其整體結(jié)構(gòu)和校準(zhǔn)網(wǎng)絡(luò)結(jié)構(gòu)及原理，詳細(xì)闡述了校準(zhǔn)模式整體電路的時(shí)序。并提出了一種新型的擾動(dòng)電路，這種結(jié)構(gòu)完全不需要額外的電容來(lái)實(shí)現(xiàn)注入擾動(dòng)信號(hào)，它只是改變了已有的電容陣列中的第5位電容的下級(jí)板電壓切換的時(shí)序?？梢钥朔鹘y(tǒng)擾動(dòng)電路的額外電路開(kāi)銷(xiāo)，DAC的總電容的增加以及功耗的增加等問(wèn)題。隨后，分析設(shè)計(jì)了一種帶失調(diào)消除技術(shù)的高速高精度的比較器。最后從設(shè)計(jì)方案、接口信號(hào)和模塊