一種應(yīng)用于半導(dǎo)體硅片拋光設(shè)備的恒流電源的設(shè)計(jì).pdf

1、半導(dǎo)體硅片拋光設(shè)備是一種新型的以電化學(xué)的方法去除硅片表面銅膜的設(shè)備。與現(xiàn)在主流的化學(xué)機(jī)械研磨(CMP)設(shè)備相比，在該設(shè)備中只有拋光液與硅片表面接觸，故無應(yīng)力拋光工藝不會對器件表面產(chǎn)生損傷。而且電化學(xué)拋光所用的拋光液可以循環(huán)使用，大大降低了工藝成本和對環(huán)境的污染。
　　本課題的主要目的是設(shè)計(jì)開發(fā)出一種能應(yīng)用于半導(dǎo)體硅片拋光設(shè)備的恒流電源。該恒流電源的輸出波形需要以1ms為周期，占空比連續(xù)可調(diào)。
　　本文對拋光恒流電源的控制系統(tǒng)

2、進(jìn)行了設(shè)計(jì)與實(shí)現(xiàn)，主要工作如下:
　　(1)本文首先介紹了半導(dǎo)體拋光設(shè)備的工作原理，提出了恒流電源的設(shè)計(jì)要求。然后詳細(xì)的研究了當(dāng)前市場上恒流源的控制方法和主要性能參數(shù)，得出了目前市場上很難找到價錢合適并能應(yīng)用于拋光設(shè)備的恒流電源的結(jié)論。
　　(2)本文根據(jù)拋光工藝對恒流電源的要求，提出了一種基于線性模式、全數(shù)字化控制的恒流電源的結(jié)構(gòu)。據(jù)此確定了采用FPGA作為控制核心的恒流電源的硬件系統(tǒng)的總體設(shè)計(jì)方案，主要包括FPGA控制電

3、路的設(shè)計(jì)，電流信號采樣電路的設(shè)計(jì)，恒流源功率電路的設(shè)計(jì)和占空比可調(diào)控制電路的設(shè)計(jì)等內(nèi)容。同時采用了PSPICE計(jì)算機(jī)仿真軟件，對恒流電源的關(guān)鍵硬件電路模塊進(jìn)行了計(jì)算機(jī)仿真驗(yàn)證，確認(rèn)硬件電路的可行性。
　　(3)本文根據(jù)設(shè)計(jì)要求和硬件系統(tǒng)，在對積分分離增量式PID控制算法進(jìn)行了詳細(xì)分析的基礎(chǔ)上，完成了FPGA控制邏輯系統(tǒng)的設(shè)計(jì)。
　　(4)最后成功制作了一臺樣機(jī)，并對樣機(jī)進(jìn)行了主要性能參數(shù)的測試。測試結(jié)果表明，該樣機(jī)系統(tǒng)已基本