一種用于數字電源的延遲環(huán)ADC設計.pdf_第1頁
已閱讀1頁，還剩73頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、數字電源單芯片(System on Chip，SoC)技術因其高精度、高靈活性、可編程、易集成等諸多優(yōu)點，逐漸成為高性能電源管理模塊的必然選擇。數字電源控制模塊一般由三個部分組成：模數轉換器、離散時間補償器和數字脈寬調制器。其中模數轉換器(Analog to DigitalConverter，ADC)的精度直接決定了整個系統(tǒng)的穩(wěn)壓精度，同時，ADC的速度、功耗、誤差等參數指標也對整個電源系統(tǒng)的性能有著重要影響。而大部分常見的A/D轉換器

2、無法在速度、精度、功耗、誤差等方面做到兼顧，制約了高頻開關電源數字控制器性價比的提高。因此，如何設計一種適用于數字電源控制器的A/D轉換器，具有非常重要的意義。
　　 本文設計了一種適用于數字電源的改進型延遲環(huán)ADC，基于基本延遲線、延遲環(huán)ADC的原理和特點，進行改進和創(chuàng)新。本設計采用中芯國際O．13μmCMOS混合信號工藝進行設計，芯片仿真結果表明，所設計的ADC最高可以達到50MHz的采樣速率，量化范圍為0．9V～1．4V，

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論