2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩88頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、隨著系統(tǒng)芯片規(guī)模的不斷擴大,特征尺寸的縮小,芯片工作頻率越來越高,基于環(huán)形振蕩器的高頻時鐘產(chǎn)生電路,具有片上集成、多相位輸出和結(jié)構(gòu)簡單等諸多優(yōu)點。但在傳統(tǒng)的時間數(shù)字轉(zhuǎn)換電路(Time-to-Digital Converter,TDC)中,時鐘頻率隨制造工藝、電源和溫度的變化,以及隨機抖動將直接制約TDC精度與分辨率性能的改善,因此基于溫度補償架構(gòu)所實現(xiàn)的多相移時鐘產(chǎn)生電路已無法滿足TDC計數(shù)的根本需求。
  為了改善時鐘的動態(tài)性能

2、,本文主要針對閉環(huán)的鎖頻環(huán)(Frequency Locked Loop,F(xiàn)LL)和鎖相環(huán)(Phase Locked Loop,PLL)系統(tǒng)架構(gòu)進行對比驗證,詳細闡述了反饋系統(tǒng)的工作原理,并重點針對環(huán)路穩(wěn)定性和噪聲性能進行建模分析。在FLL系統(tǒng)中基于電荷共享技術(shù)和窄脈沖產(chǎn)生邏輯構(gòu)成的頻率電壓轉(zhuǎn)換電路,通過采樣輸出頻率實現(xiàn)電壓的轉(zhuǎn)換,在誤差放大器的輸入端與輸入轉(zhuǎn)換電壓進行比較,利用該誤差量動態(tài)調(diào)節(jié)振蕩器的輸出頻率,跟隨參考頻率的變化。在PL

3、L系統(tǒng)中采用一種改進的鑒頻鑒相器結(jié)構(gòu),同時基于反饋補償方式的電荷泵架構(gòu)能夠有效提高電流的匹配精度,分頻器則采用基于真單相時鐘的D觸發(fā)器結(jié)構(gòu)構(gòu)成,具有低功耗和強抗電源噪聲特點。
  基于TSMC0.35μm CMOS工藝,在Cadence平臺下完成了電路的前后仿真驗證和系統(tǒng)版圖設(shè)計。芯片的測試結(jié)果表明,在FLL系統(tǒng)中頻率跟隨過程近似存在7.4MHz的固有偏差,在典型頻率180MHz下,均方根抖動近似38.68ps(@55μs),相位

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論