X-DSP向量運(yùn)算部件的物理設(shè)計(jì)與優(yōu)化.pdf

1、X-DSP是基于40nm工藝設(shè)計(jì)的一款高性能并行微處理器，要求設(shè)計(jì)性能達(dá)到1GHz。作為芯片中數(shù)據(jù)的向量運(yùn)算核心，向量運(yùn)算部件對(duì)芯片的性能和面積具有關(guān)鍵影響，因此在X-DSP的設(shè)計(jì)過程中，向量運(yùn)算部件的設(shè)計(jì)工作至關(guān)重要。本文通過對(duì)向量運(yùn)算部件的詳細(xì)研究與分析，采用多種物理設(shè)計(jì)優(yōu)化技術(shù)，實(shí)現(xiàn)了滿足面積和性能要求的向量運(yùn)算部件。為完成向量運(yùn)算部件的物理設(shè)計(jì)，本文主要進(jìn)行了以下工作：
　?。?）深入研究分析向量運(yùn)算部件的組成和綜合結(jié)果，

2、明確各組成模塊對(duì)向量運(yùn)算部件的影響，以節(jié)約向量運(yùn)算部件的設(shè)計(jì)面積，降低向量運(yùn)算部件對(duì)頂層X-DSP的面積壓力為目標(biāo)，確定布局面積，并根據(jù)各模塊之間的相互關(guān)系，在確定的設(shè)計(jì)面積上完成總體的布局規(guī)劃。
　?。?）通過對(duì)硬宏寄存器文件、VMAC模塊、端口和寄存器的布局研究，采用布局優(yōu)化方法，達(dá)到減少傳輸延遲、縮短傳輸路徑和增加布線通道的目的，為向量運(yùn)算部件的時(shí)序收斂打下基礎(chǔ)。
　?。?）根據(jù)電源網(wǎng)絡(luò)與時(shí)鐘網(wǎng)絡(luò)對(duì)向量運(yùn)算部件的影響，

3、結(jié)合布局特點(diǎn)和設(shè)計(jì)要求，設(shè)定電源網(wǎng)絡(luò)與時(shí)鐘網(wǎng)絡(luò)的設(shè)計(jì)目標(biāo)。在電源網(wǎng)絡(luò)的優(yōu)化設(shè)計(jì)中，采用減少通孔、劃分電源網(wǎng)絡(luò)布線區(qū)的方法，達(dá)到節(jié)約布線面積的目的。在時(shí)鐘網(wǎng)絡(luò)的優(yōu)化設(shè)計(jì)中，采用優(yōu)化時(shí)鐘偏差、時(shí)鐘驅(qū)動(dòng)單元、單元驅(qū)動(dòng)負(fù)載、時(shí)鐘網(wǎng)絡(luò)布線和DCAP物理單元的設(shè)計(jì)方法，達(dá)到降低時(shí)鐘網(wǎng)絡(luò)傳輸延遲，減少時(shí)鐘網(wǎng)絡(luò)面積的目的。
　?。?）利用連線優(yōu)化的方法，減少連線延遲與連線串?dāng)_對(duì)設(shè)計(jì)性能的影響。主要通過中繼器和控制連線長度降低傳輸路徑的延遲和串?dāng)_延