X-DSP向量運算部件的物理設計與優(yōu)化.pdf_第1頁
已閱讀1頁,還剩74頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、X-DSP是基于40nm工藝設計的一款高性能并行微處理器,要求設計性能達到1GHz。作為芯片中數據的向量運算核心,向量運算部件對芯片的性能和面積具有關鍵影響,因此在X-DSP的設計過程中,向量運算部件的設計工作至關重要。本文通過對向量運算部件的詳細研究與分析,采用多種物理設計優(yōu)化技術,實現(xiàn)了滿足面積和性能要求的向量運算部件。為完成向量運算部件的物理設計,本文主要進行了以下工作:
  (1)深入研究分析向量運算部件的組成和綜合結果,

2、明確各組成模塊對向量運算部件的影響,以節(jié)約向量運算部件的設計面積,降低向量運算部件對頂層X-DSP的面積壓力為目標,確定布局面積,并根據各模塊之間的相互關系,在確定的設計面積上完成總體的布局規(guī)劃。
 ?。?)通過對硬宏寄存器文件、VMAC模塊、端口和寄存器的布局研究,采用布局優(yōu)化方法,達到減少傳輸延遲、縮短傳輸路徑和增加布線通道的目的,為向量運算部件的時序收斂打下基礎。
 ?。?)根據電源網絡與時鐘網絡對向量運算部件的影響,

3、結合布局特點和設計要求,設定電源網絡與時鐘網絡的設計目標。在電源網絡的優(yōu)化設計中,采用減少通孔、劃分電源網絡布線區(qū)的方法,達到節(jié)約布線面積的目的。在時鐘網絡的優(yōu)化設計中,采用優(yōu)化時鐘偏差、時鐘驅動單元、單元驅動負載、時鐘網絡布線和DCAP物理單元的設計方法,達到降低時鐘網絡傳輸延遲,減少時鐘網絡面積的目的。
 ?。?)利用連線優(yōu)化的方法,減少連線延遲與連線串擾對設計性能的影響。主要通過中繼器和控制連線長度降低傳輸路徑的延遲和串擾延

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論