版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、卷積碼被運(yùn)用于衛(wèi)星通信和無(wú)線通信系統(tǒng)中,它提供了一種不同于分組碼的在噪聲信道下傳輸信息的一種編碼方案.運(yùn)用卷積碼的優(yōu)點(diǎn)之一是它可以對(duì)連續(xù)的數(shù)據(jù)流進(jìn)行處理.CDMA(Code Division Multiple Access)數(shù)字蜂窩標(biāo)準(zhǔn)IS-95采用卷積碼作為其糾錯(cuò)方案,現(xiàn)在已經(jīng)通過(guò)的第三代數(shù)字蜂窩無(wú)線通信標(biāo)準(zhǔn)(3G)建議采用Turbo碼作為糾錯(cuò)方案,該碼也是屬于卷積碼.卷積碼的譯碼算法方案有很多,如序列譯碼算法、Fano算法、Vite
2、rbi 算法,但是真正大規(guī)模應(yīng)用的還是Viterbi算法.Viterbi譯碼算法是1967年Viterbi提出的,它是一種對(duì)無(wú)記憶信道卷積碼進(jìn)行譯碼的算法.它充分發(fā)揮了卷積碼的特點(diǎn),因而自Viterbi算法提出以來(lái),無(wú)論在理論上還是在實(shí)踐上都得到了極其迅速的發(fā)展,并廣泛的應(yīng)用于各種數(shù)據(jù)傳輸系統(tǒng),特別是無(wú)線通信和衛(wèi)星通信系統(tǒng)中.該論文首先對(duì)Viterbi譯碼算法進(jìn)行深入的研究,分析譯碼器的結(jié)構(gòu)功能,然后對(duì)Viterbi譯碼器進(jìn)行ASIC前
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- Viterbi譯碼器和RAKE接收機(jī)的設(shè)計(jì).pdf
- Viterbi譯碼器的硬件設(shè)計(jì).pdf
- Viterbi譯碼器的FPGA設(shè)計(jì).pdf
- Viterbi譯碼器的FPGA實(shí)現(xiàn).pdf
- Viterbi譯碼器的低功耗設(shè)計(jì).pdf
- 高速VITERBI譯碼器的研究與設(shè)計(jì).pdf
- 高速Viterbi譯碼器的FPGA實(shí)現(xiàn).pdf
- 基于SystemC的Viterbi譯碼器實(shí)現(xiàn).pdf
- VerlogHDL實(shí)現(xiàn)Viterbi譯碼器的研究.pdf
- 低功耗Viterbi譯碼器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的Viterbi譯碼器實(shí)現(xiàn).pdf
- IBOC DAB接收機(jī)Viterbi譯碼器結(jié)構(gòu)設(shè)計(jì)研究.pdf
- 高效Viterbi譯碼器的結(jié)構(gòu)與實(shí)現(xiàn).pdf
- 全并行Viterbi譯碼器的FPGA實(shí)現(xiàn).pdf
- UWB中Viterbi譯碼器的FPGA設(shè)計(jì)與實(shí)現(xiàn).pdf
- 可配置的Viterbi譯碼器的FPGA實(shí)現(xiàn).pdf
- 卷積編碼及基于DSP的Viterbi譯碼器設(shè)計(jì).pdf
- 參數(shù)化Viterbi譯碼器的FPGA實(shí)現(xiàn).pdf
- 高速Viterbi譯碼器的研究與實(shí)現(xiàn).pdf
- Viterbi譯碼器的FPGA實(shí)現(xiàn)技術(shù)研究.pdf
評(píng)論
0/150
提交評(píng)論